【摘要】本发明公开一种高速低功耗真单相时钟2D型23双模分频器,包括两个D触发器,D触发器采用同步触发,CK端接输入时钟,D端接逻辑控制单元的输出;模式切换控制单元输入接分频比控制端MODin和P;自适应功耗控制单元输入接触发器单元输出和模
【摘要】 本发明公开了一种多沟槽结构的制作方法,包括步骤:在半导体衬底上各向异性刻蚀以形成纵向沟槽;在形成所述纵向沟槽的半导体衬底上生长第一外延层,使所述第一外延层覆盖所述纵向沟槽顶部,形成封闭结构;在所述封闭结构上进行各向异性和各向同性刻蚀,以形成沟槽阵列,并使所述沟槽阵列与所述纵向沟槽连通;所述沟槽阵列包括多个沟槽或通孔,所述多个沟槽或通孔的上部各自分离,下部相互连通形成腔体;生长第二外延层覆盖所述沟槽阵列,以形成封闭的多沟槽结构。该方法通过两次生长外延层,使多沟槽结构在制作过程中保持稳定坚固,避免了制作过程中出现膜层断裂或脱落的现象。。数据由整理 【专利类型】发明申请 【申请人】无锡华润上华半导体有限公司 【申请人类型】企业 【申请人地址】214028 江苏省无锡市国家高新技术产业开发区汉江路5号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201210325243.3 【申请日】2012-09-05 【申请年份】2012 【公开公告号】CN103681233A 【公开公告日】2014-03-26 【公开公告年份】2014 【授权公告号】CN103681233B 【授权公告日】2016-06-15 【授权公告年份】2016.0 【IPC分类号】H01L21/02 【发明人】张新伟; 代丹; 周国平; 夏长奉 【主权项内容】种多沟槽结构的制作方法,其特征在于,包括如下步骤:步骤一、在半导体衬底上各向异性刻蚀,以形成纵向沟槽;步骤二、在形成所述纵向沟槽的半导体衬底上生长第一外延层,使所述第一外延层覆盖所述纵向沟槽顶部,形成封闭结构;步骤三、在所述封闭结构上进行各向异性和各向同性刻蚀,以形成沟槽阵列,并使所述沟槽阵列与所述纵向沟槽连通;所述沟槽阵列包括多个沟槽或通孔,所述多个沟槽或通孔的上部各自分离,下部相互连通形成腔体;步骤四、生长第二外延层覆盖所述沟槽阵列,以形成封闭的多沟槽结构。 【当前权利人】无锡华润上华科技有限公司 【当前专利权人地址】江苏省无锡市国家高新技术产业开发区新洲路8号 【专利权人类型】有限责任公司(外商合资) 【统一社会信用代码】91320214714903842J 【引证次数】4.0 【被引证次数】3 【他引次数】4.0 【被自引次数】3.0 【家族引证次数】17.0 【家族被引证次数】7
未经允许不得转载:http://www.zhongzhencnc.com/1790322126.html






