【摘要】本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括:第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母板。将第一插
【摘要】 本发明公开一种具有内埋元件的多层线路板结构及制造方法。制造方法包括:提供具有第一表面及第一对位标记的基板。设置半导体元件于基板上。形成介电层于基板上,介电层覆盖半导体元件且具有第二表面及第二对位标记。各第二对位标记对应各半导体元件设置。分别以第一及第二对位标记做对位基准形成第一及第二导通孔群组,第一导通孔群组包括由第二表面延伸至第一表面的多个第一导通孔。第二导通孔群组包括多个由第二表面延伸至半导体元件上的多个第二导通孔。形成导线群组于第二表面上。两阶段图案化导线群组以分别形成彼此连接的第一及第二导线群组。 【专利类型】发明申请 【申请人】健鼎(无锡)电子有限公司 【申请人类型】企业 【申请人地址】214101 江苏省无锡市锡山经济开发区团结中路6号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】锡山区 【申请号】CN201210242976.0 【申请日】2012-07-13 【申请年份】2012 【公开公告号】CN103547088A 【公开公告日】2014-01-29 【公开公告年份】2014 【授权公告号】CN103547088B 【授权公告日】2016-05-18 【授权公告年份】2016.0 【IPC分类号】H05K3/46; H05K3/30; H05K1/18 【发明人】藤川治; 石汉青; 范字远; 杨伟雄 【主权项内容】一种具有内埋元件的多层线路板结构的制造方法,包括:提供一基板,该基板具有第一表面及位于该第一表面上的至少一第一对位标记;设置至少一半导体元件于该基板上;形成一第一介电层于该基板上,其中该第一介电层覆盖该半导体元件且具有一第二表面及位于该第二表面的至少一第二对位标记,各该第二对位标记的位置对应各该半导体元件设置;以该第一对位标记做对位基准形成至少一第一导通孔群组,该第一导通孔群组包括多个第一导通孔,各该第一导通孔由该第二表面延伸至该第一表面;以该第二对位标记做对位基准形成至少一第二导通孔群组,该第二导通孔群组包括多个第二导通孔,各该第二导通孔由该第二表面延伸至该半导体元件的一上表面;形成一导线群组于该第二表面上;以及两阶段图案化该导线群组以分别形成彼此连接的一第一导线群组及一第二导线群组。 【当前权利人】健鼎(无锡)电子有限公司 【当前专利权人地址】江苏省无锡市锡山经济开发区团结中路6号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】9132020572443105XN 【引证次数】2.0 【被引证次数】3 【他引次数】2.0 【被自引次数】2.0 【被他引次数】1.0 【家族引证次数】2.0 【家族被引证次数】3
未经允许不得转载:http://www.zhongzhencnc.com/1790352115.html






