【摘要】 依据本发明的实施例提供了一种多芯片封装结构及其封装方法。n个芯片依次堆叠排列于载片台之上；并且，每一芯片部分覆盖下层所述芯片，以使下层芯片的焊垫裸露；第二键合引线将其中一所述芯片上的焊垫连接至另一所述芯片上的焊垫；第一键合引线将所述焊垫连接至引脚，从而获得了最小的封装面积，并且可以使得第一键合引线和第二键合引线的长度最短，降低由于键合引线的自身电阻带来的功率损耗，提高引线键合的可靠性。 【专利类型】发明授权 【申请人】矽力杰半导体技术(杭州)有限公司 【申请人类型】企业 【申请人地址】310012 浙江省杭州市文三路90号东部软件园科技大厦A1501 【申请人地区】中国 【申请人城市】杭州市 【申请人区县】西湖区 【申请号】CN201210334500.X 【申请日】2012-09-11 【申请年份】2012 【公开公告号】CN102832189B 【公开公告日】2014-07-16 【公开公告年份】2014 【授权公告号】CN102832189B 【授权公告日】2014-07-16 【授权公告年份】2014.0 【IPC分类号】H01L23/49; H01L23/00; H01L21/48; H01L25/00 【发明人】谭小春; 陈伟 【主权项内容】一种多芯片封装结构，其特征在于，包括n个芯片，以及一具有一载片台和一组引脚的引线框架，其中，n为不小于2的整数，每一所述芯片的上表面包括一组焊垫；所述n个芯片依次堆叠排列于所述载片台之上；并且，所述芯片部分覆盖下层一所述芯片，以使下层所述芯片上的所述焊垫裸露；还包括一组第一键合引线和一组第二键合引线；所述第二键合引线用以将其中一所述芯片上的焊垫连接至另一所述芯片上的焊垫；所述第一键合引线用以将所述焊垫连接至所述引脚；n个所述芯片中包括至少一个功率器件芯片和一控制芯片，所述功率器件芯片包括至少一个功率器件，所述控制芯片包括控制和驱动电路；所述至少一个功率器件芯片中面积较大的一功率器件芯片直接位于所述载片台的上方，并且所述功率器件芯片的面积略小于所述载片台的面积；所述控制和驱动电路的驱动信号焊垫通过一所述第二键合引线连接至所述功率器件芯片的控制端焊垫；所述引脚分布在所述引线框架的侧边，并且，其中一承受大电压或者大电流的引脚位于所述一组引脚的最外侧；所述承受大电压或者大电流的引脚与引线框架的载片台连接。 【当前权利人】合肥矽迈微电子科技有限公司 【当前专利权人地址】安徽省合肥市高新区习友路3699号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】91330100673960735E 【引证次数】2.0 【被引证次数】2 【他引次数】2.0 【被他引次数】2.0 【家族引证次数】23.0 【家族被引证次数】29

未经允许不得转载：http://www.zhongzhencnc.com/1791582437.html