【摘要】 本发明公开了一种高速以太网中并行循环冗余校验方法，应用于循环冗余校验CRC模块进行并行循环冗余校验，首先对数据帧以预设位宽进行位宽匹配，然后将匹配后的数据流送入通用的预设位宽并行循环冗余校验模块进行计算得到校验值，最后根据最后一拍的有效数据位数，对计算得到的校验值进行逆运算，得到最终的CRC校验结果。本发明还公开了并行循环冗余校验装置，包括预设位宽的CRC校验模块，寄存器和最后一拍数据逆运算模块。本发明的装置结构简单，采用一个固定位宽的CRC校验模块就可以实现高速并行数据CRC的校验，并且采用本发明的方法，适用于任意位宽的高速并行数据的CRC校验，适用范围广。。 【专利类型】发明授权 【申请人】UT斯达康通讯有限公司 【申请人类型】企业 【申请人地址】310052 浙江省杭州市滨江区春波路1576号乐通科技园3号楼 【申请人地区】中国 【申请人城市】杭州市 【申请人区县】滨江区 【申请号】CN201210230530.6 【申请日】2012-07-03 【申请年份】2012 【公开公告号】CN102752081B 【公开公告日】2014-11-26 【公开公告年份】2014 【授权公告号】CN102752081B 【授权公告日】2014-11-26 【授权公告年份】2014.0 【IPC分类号】H04L1/00; H04L1/22 【发明人】梁凯平; 王兆明 【主权项内容】一种高速以太网中并行循环冗余校验方法，应用于循环冗余校验CRC模块进行并行循环冗余校验，其特征在于，包括；步骤1、对数据帧以预设位宽进行位宽匹配；步骤2、将匹配后的数据流送入通用的预设位宽并行循环冗余校验模块进行计算得到校验值；步骤3、根据最后一拍的有效数据位数，对所述校验值进行逆运算，得到最终的CRC校验结果，具体包括：读取最后一拍的有效数据位数信息，决定逆运算的次数；提取当前状态前8比特无效数据；进行8位逆运算；若逆运算次数未完，继续提取当前状态前8比特无效数据，进行逆运算，直到完成逆运算，得到最终的CRC校验结果。 【当前权利人】UT斯达康通讯有限公司 【当前专利权人地址】浙江省杭州市滨江区春波路1576号乐通科技园3号楼 【专利权人类型】有限责任公司(台港澳法人独资) 【统一社会信用代码】91330108609167257J 【引证次数】2.0 【他引次数】2.0 【家族引证次数】2.0 【家族被引证次数】10

未经允许不得转载：http://www.zhongzhencnc.com/1791509429.html