【摘要】 本发明公开了一种延迟电路。该延迟电路的第一PMOS晶体管(P1)的源极连接至输入端(Vin)，栅极和漏极通过电阻(R)接地(GND)；第一CMOS反相器(11)、第二CMOS反相器(12)、第一施密特反相器(SD1)、第三CMOS反相器(13)、第二施密特反相器(SD2)和第四CMOS反相器(14)依次串接于第一PMOS晶体管(P1)的漏极和输出端(Vout)之间；第二PMOS晶体管(P2)的源极连接至输入端(Vin)，栅极连接至第三CMOS反相器(13)的输入端，漏极连接至第三CMOS反相(13)的PMOS晶体管(P)的源极。电路结构简单，对信号的衰减较小，MOS结构便于集成电路的应用。 【专利类型】发明申请 【申请人】郑州单点科技软件有限公司 【申请人类型】企业 【申请人地址】450016 河南省郑州市经济技术开发区第八大街信息产业园1228室 【申请人地区】中国 【申请人城市】郑州市 【申请人区县】管城回族区 【申请号】CN201210373191.7 【申请日】2012-09-30 【申请年份】2012 【公开公告号】CN103716021A 【公开公告日】2014-04-09 【公开公告年份】2014 【IPC分类号】H03K5/13 【发明人】桑园; 王晓娟; 王纪云 【主权项内容】一种延迟电路，包括输入端(Vin)和输出端(Vout)，其特征在于，还包括两只PMOS晶体管(P1，P2)、两只施密特反相器(SD1，SD2)、电阻(R)和四只CMOS反相器(11，12, 13, 14)；第一PMOS晶体管(P1)的源极连接至输入端(Vin)，栅极和漏极通过电阻(R)接地(GND)；第一CMOS反相器(11)、第二CMOS反相器(12)、第一施密特反相器(SD1)、第三CMOS反相器(13)、第二施密特反相器(SD2)和第四CMOS反相器(14)依次串接于第一PMOS晶体管(P1)的漏极和输出端(Vout)之间；所述CMOS反相器包括PMOS晶体管(P)和NMOS晶体管(N)，所述PMOS晶体管(P)和NMOS晶体管(N)的栅极连接作为该CMOS反相器的输入端，漏极连接作为该CMOS反相器的输出端，第一CMOS反相器(11)、第二CMOS反相器(12)、第四CMOS反相器(14)的PMOS晶体管(P)的源极至输入端(Vin)且NMOS晶体管(N)的源极连接至地(GND)，第三CMOS反相(13)的NMOS晶体管(N)的源极连接至地(GND)，PMOS晶体管(P)的源极连接至的第二PMOS晶体管(P2)的漏极；所述第二PMOS晶体管(P2)的源极连接至输入端(Vin)，栅极连接至第三CMOS反相器(13)的输入端。 【当前权利人】郑州单点科技软件有限公司 【当前专利权人地址】河南省郑州市经济技术开发区第八大街信息产业园1228室 【专利权人类型】有限责任公司(自然人投资或控股) 【统一社会信用代码】914101007967915487

未经允许不得转载：http://www.zhongzhencnc.com/1791213881.html