【摘要】 。本发明提供了利用反向时钟同步组网的光端机芯片结构，其可以在多个芯片间进行时钟同步，从而能够实现多芯片间数据的汇聚，确保数字汇聚的数字采样，使得传送信号完整。其包括数模转换器、模数转换器、数字逻辑模块、串并转换器、时钟信号模块，其特征在于：其还包括时钟恢复电路、本地/远端时钟选择开关、并串转换器，所述数模转换器的输出端外接模拟视频输出，模拟视频输入连接所述模数转换器的输入端，所述模数转换器的输出端连接所述数字逻辑模块的输入端，所述数字逻辑模块输出端连接所述并串转换器的输入端，所述并串转换器的输出端通过数据线外接光纤模块。 【专利类型】发明授权 【申请人】无锡思泰迪半导体有限公司 【申请人类型】企业 【申请人地址】214028 江苏省无锡市新区长江路16号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201210191883.X 【申请日】2012-06-12 【申请年份】2012 【公开公告号】CN102740062B 【公开公告日】2014-09-03 【公开公告年份】2014 【授权公告号】CN102740062B 【授权公告日】2014-09-03 【授权公告年份】2014.0 【IPC分类号】H04N7/22; H04L7/00 【发明人】黄海滨; 吴明远; 郑可为 【主权项内容】利用反向时钟同步组网的光端机芯片结构，其包括数模转换器、模数转换器、数字逻辑模块、串并转换器、时钟信号模块，其特征在于：其还包括时钟恢复电路、本地/远端时钟选择开关、并串转换器，所述数模转换器的输出端外接模拟视频输出，模拟视频输入连接所述模数转换器的输入端，所述模数转换器的输出端连接所述数字逻辑模块的输入端，所述数字逻辑模块输出端连接所述并串转换器的输入端，所述并串转换器的输出端通过数据线外接光纤模块，外部所述光纤模块通过数据线连接所述串并转换器的输入端，所述串并转换器的输出端连接所述数字逻辑模块的另一输入端，所述数字逻辑模块的另一输出端连接所述数模转换器的输入端，所述时钟信号模块连接有所述本地/远端时钟选择开关，所述本地/远端时钟选择开关的两个选择端为：芯片内部的所述时钟恢复电路、外部的本地时钟，所述光纤模块的时钟信号数据通过数据线连接所述时钟恢复模块。 【当前权利人】杭州思泰微电子有限公司 【当前专利权人地址】浙江省杭州市富阳区春江街道富春湾大道2723号17幢295号 【专利权人类型】有限责任公司 【统一社会信用代码】91320214690284302H 【引证次数】3.0 【自引次数】1.0 【他引次数】2.0 【家族引证次数】3.0 【家族被引证次数】1

未经允许不得转载：http://www.zhongzhencnc.com/1790325527.html