【摘要】 本发明公布了一种生成低失真度的低频正弦信号的装置及方法，现有技术存在生成低频信号时频率抖动大、失真度大的问题，本发明的硬件包括晶振，FPGA，ROM存储表，D/A转换器。具体方法是：以幅度量化值的整数点为采样点进行采样得到采样点相位值数据并保存该点的幅度量化值；由硬件平台生成低频正弦信号，时钟输入经锁相环产生FPGA处理核心中频率字累加器的时钟信号，频率字累加器进行频率字累加运算，并比较当前频率字累加值与下一个待D/A转换的采样点的相位量化值，以此控制D/A转换和读取ROM中的数据，在D/A转换器的输出端得到所需的低频正弦信号，本发明减小了生成波形的频率抖动，减小了失真度和波形存储器的容量。 【专利类型】发明授权 【申请人】杭州电子科技大学 【申请人类型】学校 【申请人地址】310018 浙江省杭州市下沙高教园区2号大街 【申请人地区】中国 【申请人城市】杭州市 【申请人区县】上城区 【申请号】CN201210089796.3 【申请日】2012-03-30 【申请年份】2012 【公开公告号】CN102882517B 【公开公告日】2014-12-31 【公开公告年份】2014 【授权公告号】CN102882517B 【授权公告日】2014-12-31 【授权公告年份】2014.0 【IPC分类号】H03L7/085; H03L7/18 【发明人】黄继业; 高明煜; 邹宏; 何志伟; 王文皓 【主权项内容】1.一种生成低失真度的低频正弦信号的方法，其特征在于：该方法包括以下步骤： 步骤一：获得基于幅度量化值整数点采样的波形数据，并存储于ROM存储表中，每个采样点的波形数据包括相位数据和幅值数据，采样点的相位数据以变换后的一个周期波形的幅度量化值整数点为采样点进行采样得到的相位值数据，幅值数据就是该采样点的整数点幅度值，其中基于幅度量化值整数点采样的具体步骤如下： 步骤1：变换一个周期的余弦波形，将原始的一个周期的余弦波形向上平移，使相位为180°的点落在坐标轴横轴上，再以横轴为对称轴翻转相位为180°至360°段的波形至横轴的下方； 步骤2：根据幅度量化等级和相位量化等级扩展横轴值和纵轴值，即映射放大幅度值和相位值； 步骤3：向下平移波形，使相位0°点移至坐标轴原点； 步骤4：将纵轴方向取反向下，波形和横轴不变； 步骤5：利用反余弦函数对幅度量化值的整数点进行采样，纵轴值就是采样点编号，采样得到采样点的幅度量化值和相位量化值； 步骤6：将相位量化值和幅度量化值按采样点顺序存入ROM存储表中； 步骤二：FPGA将晶振输入的频率为fx的时钟信号经锁相环产生频率为fclk的时钟信号，同时也将此时钟信号作为频率字累加时钟信号FW_CLK； 步骤三：FPGA将外部输入的频率字存入FPGA内建的REG_FW步长寄存器中； 步骤四：在FPGA中内建相位累加器寄存器REG_ACC，设定相位累加器寄存器REG_ACC的初始值为REG_PHASE相位寄存器所保存的数值； 步骤五：在FPGA中的相位累加器寄存器REG_ACC在FW_CLK信号的上升沿时，以REG_FW步长寄存器中的数值为步长自增，将相位累加器寄存器REG_ACC对累加器模值即累加的上限值FW_ACC_MAX取模，并将所得的数值存入相位累加器寄存器REG_ACC； 步骤六：在FPGA中将相位累加器寄存器REG_ACC中的数值与下一个待D/A转换的采样点的相位量化值进行比较，若大于该相位值则发送D/A接口模块的控制信号控制转换该点的幅值并完成采样点编号自加1，将采样点编号对采样点编号的最大值INDEX_MAX取模，然后以采样点编号为地址读取ROM存储表中的幅值数据表和相位数据表的数据作为下一个待D/A转换的采样点的幅度量化值和相位量化值，若小于该相位值则不进行D/A转换和采样点编号自加； 步骤七：FPGA的D/A接口模块输出满足一定时序要求的D/A转换数据和转换使能信号，在D/A转换器的输出端经过适当的RC滤波就得到了所需要的正弦波信号。。 【当前权利人】杭州电子科技大学 【当前专利权人地址】浙江省杭州市下沙高教园区 【专利权人类型】公立 【统一社会信用代码】12330000470009026T 【引证次数】3.0 【他引次数】3.0 【家族引证次数】3.0 【家族被引证次数】15

未经允许不得转载：http://www.zhongzhencnc.com/1791495711.html