【摘要】 一种芯片封装基板，包括第一薄铜层、导电线路图形及防焊层。该导电线路图形凸出形成于该薄铜层一表面且与薄铜层为一体结构，该导电线路图形的导电线路间形成凹陷。该防焊层形成于该导电线路图形的表面部分区域以及该导电线路图形间的凹陷内，该导电线路图形上未被防焊层覆盖的部位构成多个电性连接垫。本发明还涉及芯片封装基板的制作方法、芯片封装结构及其制作方法。。 【专利类型】发明申请 【申请人】宏启胜精密电子(秦皇岛)有限公司; 臻鼎科技股份有限公司 【申请人类型】企业 【申请人地址】066000 河北省秦皇岛市经济技术开发区腾飞路18号 【申请人地区】中国 【申请人城市】秦皇岛市 【申请号】CN201210307163.5 【申请日】2012-08-27 【申请年份】2012 【公开公告号】CN103632979A 【公开公告日】2014-03-12 【公开公告年份】2014 【授权公告号】CN103632979B 【授权公告日】2017-04-19 【授权公告年份】2017.0 【IPC分类号】H01L21/48; H01L23/14; H01L23/498; H01L21/60 【发明人】王峰 【主权项内容】一种芯片封装基板的制作方法，包括步骤：提供一支撑板、第一铜箔及第二铜箔，该第一铜箔和第二铜箔分别通过离型膜贴附于该支撑板相对的两个表面；在该第一铜箔层上形成图案化的第一凹陷，该第一凹陷的深度小于该第一铜箔层的厚度，与该第一凹陷在平行于该第一铜箔层的方向上相邻的第一铜箔层构成第一导电线路图形，该第一导电线路图形与对支撑板之间的第一铜箔层构成完全覆盖对应离型膜的第一薄铜层；在该第二铜箔层上形成图案化的第二凹陷，该第二凹陷的深度小于该第二铜箔层的厚度，与该第二凹陷在平行于该第二铜箔层的方向上相邻的第二铜箔层构成第二导电线路图形，该第二导电线路图形与对支撑板之间的第二铜箔层构成完全覆盖对应离型膜的第二薄铜层；在该第一导电线路图形的表面部分区域以及该第一凹陷内形成第一防焊层，及在该第二导电线路图形的表面部分区域以及第二凹陷内形成第二防焊层，使该第一导电线路图形上未被第一防焊层覆盖的部位构成多个第一电性接触垫，及使该第二导电线路图形上未被第二防焊层覆盖的部位构成多个第二电性接触垫；及去除该支撑板和离型膜，得到相互分离的第一芯片封装基板和第二芯片封装基板。 【当前权利人】礼鼎半导体科技(深圳)有限公司; 礼鼎半导体科技秦皇岛有限公司; 臻鼎科技股份有限公司 【当前专利权人地址】广东省深圳市宝安区燕罗街道燕川社区朗东路8号SL11; 河北省秦皇岛市经济技术开发区腾飞路18-2号; 中国台湾桃园县大园乡三石村三和路28巷6号 【专利权人类型】有限责任公司(外商投资企业法人独资) 【统一社会信用代码】91130300798413970U 【引证次数】6.0 【被引证次数】11 【他引次数】6.0 【被自引次数】7.0 【被他引次数】4.0 【家族引证次数】11.0 【家族被引证次数】18

未经允许不得转载：http://www.zhongzhencnc.com/1791049522.html