【摘要】 一种带自适应漏电流切断机制的存储单元电路，为双端读写的亚阈值存储单元电路，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，两个反相器通过平衡管连接在互补的位线之间，平衡管的栅端连接增强字线。本实用新型克服现有技术的缺陷，提供一种低功耗、高鲁棒性的亚阈值存储单元电路，能够在保证系统在不增加动态功耗和不降低性能的前提下，实现动态操作和静态操作中泄漏功耗的同时降低，平衡存储单元的各项指标，使系统性能最优化。 【专利类型】实用新型 【申请人】东南大学 【申请人类型】学校 【申请人地址】210096 江苏省南京市四牌楼2号 【申请人地区】中国 【申请人城市】南京市 【申请人区县】玄武区 【申请号】CN201020699090.5 【申请日】2010-12-31 【申请年份】2010 【公开公告号】CN201910251U 【公开公告日】2011-07-27 【公开公告年份】2011 【授权公告号】CN201910251U 【授权公告日】2011-07-27 【授权公告年份】2011.0 【IPC分类号】G11C11/414 【发明人】杨军; 柏娜; 吴秀龙; 朱贾峰; 仇名强 【主权项内容】一种带自适应漏电流切断机制的存储单元电路，其特征在于：设有四个PMOS管P1～P4及八个NMOS管N1～N8，所述晶体管构成双端读写的亚阈值存储单元电路，所述存储单元电路连接在位线BL与位线之间；其中，四个PMOS管的体端与电源电压Vdd连接，八个NMOS管的体端接地；NMOS管N1的漏端和栅端分别与PMOS管P1的漏端和栅端连接在一起，组成第一反相器；NMOS管N2的漏端和栅端分别与PMOS管P2的漏端和栅端连接在一起，组成第二反相器；第一反相器与第二反相器连接成交叉耦合：NMOS管N1栅端、PMOS管P1的栅端、NMOS管N2的漏端以及PMOS管P2的漏端相连接，NMOS管N1的漏端、PMOS管P1的漏端、NMOS管N2的栅端以及PMOS管P2的栅端相连接；PMOS管P1、P2的源端与电源电压Vdd连接，NMOS管N1的源端与PMOS管P3的源端连接，PMOS管P3的漏端接地，栅端与NMOS管N1的漏端及PMOS管P1的漏端连接；NMOS管N2的源端与PMOS管P4的源端连接，PMOS管P4的漏端接地，栅端与NMOS管N2及PMOS管P2的漏端连接；NMOS管N1的栅端及PMOS管P1的栅端通过NMOS管N3与NMOS管N7的漏端连接：当NMOS管N1及PMOS管P1的栅端电位高于NMOS管N7漏端的电位时，NMOS管N3与NMOS管N1及PMOS管P1的栅端连接的一端为漏端，反之则为源端；NMOS管N7的源端接地，栅端与NMOS管N1及PMOS管P1的漏端连接；NMOS管N7的漏端还通过NMOS管N5与位线BL连接，当NMOS管N7的漏端电压高于位线BL的电压时，NMOS管N5与NMOS管N7漏端连接的一端为漏端，反之则为源端；NMOS管N2的栅端及PMOS管P2的栅端通过NMOS管N4与NMOS管N8的漏端连接，当NMOS管N2及PMOS管P2的栅端的电位高于NMOS管N8漏端的电位时，NMOS管N4与NMOS管N2及PMOS管P2的栅端连接的一端为漏端，反之则为源端；NMOS管N8的源端接地，栅端与NMOS管N2及PMOS管P2的漏端连接；NMOS管N8的漏端通过NMOS管N6与位线连接，当NMOS管N8的漏端电压高于位线的电压时，NMOS管N6与NMOS管N8漏端连接的一端为漏端，反之则为源端；NMOS管N3、N4的栅端与写字线WWL连接，NMOS管N5、N6的栅端与字线WL连接。FSA00000411386200011.tif, FSA00000411386200012.tif, FSA00000411386200013.tif 【当前权利人】东南大学 【当前专利权人地址】江苏省南京市四牌楼2号 【统一社会信用代码】12100000466006770Q 【被引证次数】3 【被他引次数】3.0 【家族被引证次数】3

未经允许不得转载：http://www.zhongzhencnc.com/1785524363.html