【摘要】 本发明提供VDMOS器件的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有第一N型外延层；在所述第一N型外延层上方形成具有开口的硬掩膜层；沿所述开口刻蚀第一N型外延层至露出半导体衬底，形成P型阻挡图形；在所述P型阻挡图形内形成P型阻挡层，与所述第一N型外延层厚度相同；去除所述硬掩膜层；在所述第一N型外延层和P型阻挡层上形成第二N型外延层；在所述第二N型外延层上方形成栅极，在栅极两侧的第二N型外延层内形成源极，在与栅极和源极对应的半导体衬底背面形成漏极。所述方法不需要进行多次离子注入和高温退火，一次形成均匀度较好的P型阻挡层，所述方法工艺简单，容易控制，并降低了器件的制作成本。 【专利类型】发明申请 【申请人】无锡华润上华半导体有限公司; 无锡华润上华科技有限公司 【申请人类型】企业 【申请人地址】214028 江苏省无锡市国家高新技术产业开发区汉江路5号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201010213340.4 【申请日】2010-06-25 【申请年份】2010 【公开公告号】CN102299073A 【公开公告日】2011-12-28 【公开公告年份】2011 【IPC分类号】H01L21/336; H01L21/20; H01L29/78; H01L29/06 【发明人】王乐 【主权项内容】一种VDMOS器件的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有第一N型外延层；在所述第一N型外延层上方形成具有开口的硬掩膜层；沿所述开口刻蚀第一N型外延层至露出半导体衬底，形成P型阻挡图形；在所述P型阻挡图形内形成P型阻挡层，与所述第一N型外延层厚度相同；去除所述硬掩膜层；在所述第一N型外延层和P型阻挡层上形成第二N型外延层；在所述第二N型外延层上方形成栅极，在栅极两侧的第二N型外延层内形成源极，在与栅极和源极对应的半导体衬底背面形成漏极。 【当前权利人】无锡华润上华半导体有限公司; 无锡华润上华科技有限公司 【当前专利权人地址】江苏省无锡市国家高新技术产业开发区汉江路5号; 江苏省无锡市国家高新技术产业开发区新洲路8号 【专利权人类型】有限责任公司(外商合资); 有限责任公司(港澳台法人独资) 【统一社会信用代码】91320214714903842J; 91320214739444443B 【引证次数】7.0 【被引证次数】2 【他引次数】7.0 【被他引次数】2.0 【家族引证次数】19.0 【家族被引证次数】10

未经允许不得转载：http://www.zhongzhencnc.com/1781973181.html