【摘要】 一种非阻塞发射和执行的存储器访问执行装置，包括高速缓存器；载入/存储指令发射队列，用以缓存取指单元取到的载入/存储指令，并将得到源操作数的载入/存储指令发射，计算访问地址并进行后续的高速缓存访问；载入/存储指令缓冲队列，用以在高速缓存器数据通路出现访问冲突时缓存载入/存储指令发射队列发射的指令；载入/存储指令重排序队列，用以记录载入/存储指令的高速缓存命中状态、指令实际顺序信息，检查乱序执行的正确性，将高速缓存命中的载入指令得到的数据直通到前级流水线，派发高速缓存缺失的载入指令和所有存储指令的到相应的高速缓存回填队列、高速缓存更新队列和高速缓存回写队列。本发明结构简单、有效降低硬件开销。 【专利类型】发明授权 【申请人】杭州中天微系统有限公司 【申请人类型】企业 【申请人地址】310012 浙江省杭州市西湖区华星路99号创业大厦A409 【申请人地区】中国 【申请人城市】杭州市 【申请人区县】西湖区 【申请号】CN201210076233.0 【申请日】2012-03-21 【申请年份】2012 【公开公告号】CN102662634B 【公开公告日】2014-10-29 【公开公告年份】2014 【授权公告号】CN102662634B 【授权公告日】2014-10-29 【授权公告年份】2014.0 【IPC分类号】G06F9/38 【发明人】葛海通; 冷冰; 鄢传卿; 黄欢欢 【主权项内容】一种非阻塞发射和执行的存储访问执行装置，包括高速缓存器，存储指令指对高速缓存进行写的指令，载入指令表示对高速缓存进行读的指令；其特征在于：所述存储访问执行装置还包括：载入/存储指令发射队列，用以缓存取指单元取到的载入/存储指令，并将得到源操作数的载入/存储指令发射，计算访问地址并进行后续的高速缓存访问；载入/存储指令缓冲队列，用以在高速缓存器数据通路出现访问冲突时缓存载入/存储指令发射队列发射并完成地址计算的载入/存储指令；载入/存储指令重排序队列，用以记录载入/存储指令的地址、访问类型、高速缓存命中状态和指令实际顺序信息，检查乱序执行的正确性；将高速缓存命中的载入指令得到的数据直通到前级流水线，派发高速缓存缺失的载入指令到高速缓存回填队列中，派发所有存储指令的到高速缓存更新队列中；高速缓存回填队列，用以缓存高速缓存缺失的载入指令，向下级存储器发起的请求，获得缺失的高速缓存行并回填高速缓存；高速缓存更新队列，用以缓存高速缓存命中的存储指令并按序更新高速缓存；高速缓存回写队列，用以缓存高速缓存缺失的存储指令和被替换的脏缓存行的数据，并按序更新下级存储器；所述载入/存储指令重排序队列记录载入/存储指令的地址、访问类型、高速缓存命中状态和指令实际顺序信息，检查乱序执行的正确性；在载入/存储指令进入载入/存储指令发射队列的同时需要在载入/存储指令重排序队列中创建相应的载入/存储指令表项，并记录载入/存储指令的实际顺序；检查乱序执行的正确性的过程为：若一条载入指令在另一条存储指令被发射到存储访问单元之前就结束了对高速缓存器的访问，而该存储指令的实际顺序在载入指令之前并且两者地址相同，则载入指令的提前执行投机失败，重新执行实际指令顺序中存储指令以后的所有指令；正在访问高速缓存器的载入指令，若其地址与高速缓存更新队列中高速缓存命中的存储指令相同，则该载入指令在该存储指令更新高速缓存器时旁路获得其数据；若载入/存储指令重排序队列中指令的地址与高速缓存回填队列中回填缓存行的地址相同，则将该载入/存储指令的高速缓存命中状态改为高速缓存命中；若载入/存储指令重排序队列中指令的地址与高速缓存回填队列中被替换缓存行的地址相同，则将该载入/存储指令的高速缓存命中状态改为高速缓存缺失；若载入/存储指令重排序队列中的载入指令地址与高速缓存回填队列中回填缓存行地址相同，则该载入指令旁路获得高速缓存回填队列中的回填数据；若载入/存储指令重排序队列中的载入指令地址与高速缓存更新队列中高速缓存命中的存储指令地址相同，则该载入指令旁路获得高速缓存更新队列中高速缓存命中的存储指令的数据。 【当前权利人】杭州中天微系统有限公司 【当前专利权人地址】浙江省杭州市西湖区华星路99号创业大厦A409 【专利权人类型】有限责任公司(自然人投资或控股) 【统一社会信用代码】91330108732421353F 【家族引证次数】4.0 【家族被引证次数】20

未经允许不得转载：http://www.zhongzhencnc.com/1791545521.html