【摘要】 本发明提供一种双极电路的制造方法，包括在提供的半导体衬底上淀积第一介质层，半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离；将接触孔图形及电容窗口图形合并到同一掩膜版上进行刻蚀，在形成的各层次上的第一介质层中形成接触孔，同时在第二类掺杂区上的第一介质层中形成所需的电容窗口；生长二氧化硅层，去净选取的部分电容窗口中的二氧化硅层，再去除淀积的部分氮化硅层，以保留所需的电容窗口内的氮化硅层，形成不同电容。本发明能缩短发射区退火工艺生产时间，解决特殊电路高低压模块中对电容值及电容耐压的要求以及解决发射区与接触孔光刻对位精度对产品的影响。 【专利类型】发明授权 【申请人】杭州士兰集成电路有限公司 【申请人类型】企业 【申请人地址】310018 浙江省杭州市杭州(下沙)经济技术开发区东区10号路308号 【申请人地区】中国 【申请人城市】杭州市 【申请人区县】上城区 【申请号】CN201210592589.X 【申请日】2012-12-28 【申请年份】2012 【公开公告号】CN103021936B 【公开公告日】2014-12-10 【公开公告年份】2014 【授权公告号】CN103021936B 【授权公告日】2014-12-10 【授权公告年份】2014.0 【IPC分类号】H01L21/768 【发明人】张佼佼; 李小锋; 杨彦涛; 肖金平; 王铎 【主权项内容】一种双极电路的制造方法，包括：在提供的半导体衬底上淀积第一介质层，所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离；将接触孔图形及电容窗口图形合并到同一掩膜版上，以所述掩膜版为掩模进行刻蚀工艺，在所述深磷、第一类掺杂区、第二类掺杂区和上隔离上的第一介质层中形成接触孔，并同时在所述第二类掺杂区上的第一介质层中形成所需的电容窗口，在所述第一类掺杂区内对准一所述接触孔的部位形成发射区；生长二氧化硅层，去净选取的部分所述电容窗口中的二氧化硅层后，淀积氮化硅层，采用干法刻蚀去除部分所述氮化硅层，以保留所需的电容窗口内的氮化硅层，形成不同电容，所述电容介质为所述氮化硅层，或所述电容介质为二氧化硅层和氮化硅层组合的复合介质。 【当前权利人】杭州士兰集成电路有限公司 【当前专利权人地址】浙江省杭州市杭州(下沙)经济技术开发区东区10号路308号 【专利权人类型】其他有限责任公司 【统一社会信用代码】913301017265863549 【家族引证次数】3.0 【家族被引证次数】4

未经允许不得转载：http://www.zhongzhencnc.com/1791496974.html