【摘要】 本发明公开了一种沟槽肖特基势垒二极管，解决了现有沟槽肖特基势垒二极管性能与可靠性低，反向漏电大，反向阻断能力差的问题，本发明中外延层的掺杂浓度由顶面至底面递增，沟槽中填充有第二导电类型非均匀掺杂且掺杂浓度由顶面至底面递减的导电多晶硅，凸台两侧的顶角形成第二导电类型重掺杂的凸台顶角保护区域，并且在阳极金属层底面增加了与导电多晶硅的顶面及凸台顶角保护区域的顶面均形成欧姆接触肖特基势垒金属层，本发明的沟槽肖特基势垒二极管反向漏电低，电压反向阻断能力佳，可靠性好。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该制造方法步骤少，制造成本低，能有效隔绝因隔离层局部损伤而被工艺过程损伤和杂质玷污的区域。 【专利类型】发明授权 【申请人】杭州立昂微电子股份有限公司 【申请人类型】企业 【申请人地址】310018 浙江省杭州市下沙经济技术开发区20号大街199号 【申请人地区】中国 【申请人城市】杭州市 【申请人区县】上城区 【申请号】CN201210382236.7 【申请日】2012-10-11 【申请年份】2012 【公开公告号】CN102916055B 【公开公告日】2014-12-24 【公开公告年份】2014 【授权公告号】CN102916055B 【授权公告日】2014-12-24 【授权公告年份】2014.0 【IPC分类号】H01L29/872; H01L21/329 【发明人】刘伟 【主权项内容】1.一种沟槽肖特基势垒二极管，自上而下依次由阳极金属层(1)、第一导电类型轻掺杂的外延层(3)、衬底(4)及阴极金属层(5)构成，所述外延层(3)上部横向间隔设置有若干沟槽(6)，相邻沟槽(6)之间的外延层(3)形成凸台(7)，其特征在于，所述阳极金属层(1)与外延层(3)之间设有肖特基势垒金属层(2)，所述外延层(3)的杂质掺杂浓度由顶面至底面递增，其中，顶面掺杂浓度为1014 cm-3 ~1016 cm-3，底面掺杂浓度为1018 cm-3~1021 cm-3，所述肖特基势垒金属层(2)与凸台(7)顶面形成肖特基势垒接触，所述沟槽(6)内填充有第二导电类型非均匀掺杂的导电多晶硅(8)，所述导电多晶硅(8)与沟槽(6)之间设有隔离层(9)，所述导电多晶硅(8)的杂质掺杂浓度由顶面至底面递减，其中，顶面掺杂浓度为1018 cm-3 ~1021 cm-3，底面掺杂浓度为1014 cm-3 ~ 1016 cm-3，所述凸台(7)两侧的顶角设有第二导电类型重掺杂的顶角保护区域(10)，所述导电多晶硅(8)顶面及顶角保护区域(10)顶面均与肖特基势垒金属层(2)形成欧姆接触。 【当前权利人】杭州立昂微电子股份有限公司 【当前专利权人地址】浙江省杭州市下沙经济技术开发区20号大街199号 【专利权人类型】股份有限公司(上市、自然人投资或控股) 【统一社会信用代码】91330100736871634P 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】7

未经允许不得转载：http://www.zhongzhencnc.com/1791469934.html