【摘要】 本发明涉及一种基于部分耗尽型SOI工艺的ESD保护结构，其使用SOI工艺中普通的增强型PMOS管，不需做衬底接触，使用PMOS管源端的P+/N阱寄生二极管对N阱进行偏置；PMOS管的栅极使用钳位电路进行偏置。提高了利用反向击穿原理进行ESD保护的能力。其优点是：本发明结构简单，在SOI/CMOS集成电路中占用版图面积小，使用方便，可以有效提高集成电路的ESD耐受水平。 【专利类型】发明授权 【申请人】中国电子科技集团公司第五十八研究所 【申请人类型】企业 【申请人地址】214035 江苏省无锡市滨湖区惠河路5号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201210294541.0 【申请日】2012-08-17 【申请年份】2012 【公开公告号】CN102779819B 【公开公告日】2014-12-03 【公开公告年份】2014 【授权公告号】CN102779819B 【授权公告日】2014-12-03 【授权公告年份】2014.0 【IPC分类号】H01L27/02 【发明人】高国平; 周毅; 罗静 【主权项内容】一种基于部分耗尽型SOI工艺的ESD保护结构，其特征是：包括一个N型衬底PMOS管结构，所述N型衬底PMOS管结构包括栅极(5)、P+源扩散区(4)、P+漏扩散区(6)、N阱(7)、二氧化硅隔离区(3)、埋氧层(2)以及硅衬底(1)，所述埋氧层(2)位于硅衬底(1)之上，所述P+源扩散区(4)、P+漏扩散区(6)、N阱(7)和二氧化硅隔离区(3)位于埋氧层(2)之上；所述N阱(7)位于P+源扩散区(4)和P+漏扩散区(6)之间，在P+源扩散区(4)到N阱(7)之间形成寄生二极管(D1)，二氧化硅隔离区(3)包围所述P+源扩散区(4)和P+漏扩散区(6)；所述栅极(5)位于N阱(7)之上；所述P+源扩散区(4)的引出端为PMOS管的源端，P+漏扩散区(6)的引出端为PMOS管的漏端；栅极(5)和PMOS管的源端之间连接钳位电路；PMOS管源端的寄生二极管(D1)对N阱(7)进行偏置；PMOS管的栅极(5)使用钳位电路进行偏置；当用在输入压焊点和地之间进行ESD保护时，PMOS管的源端通过半导体金属铝连接输入压焊点，漏端通过半导体金属铝与地(GND)连接，N阱(7)的电位通过P+源扩散区(4)与寄生二极管(D1)确定，箝位电路确保当处于正常工作模式下，PMOS管处于关断状态；当用在输入压焊点和电源(VDD)之间进行ESD保护时，PMOS管的源端通过半导体金属铝连接电源(VDD)，漏端通过半导体金属铝连接输入压焊点，N阱(7)的电位通过P+源扩散区(4)与寄生二极管(D1)确定，箝位电路确保当处于正常工作模式下，PMOS管处于关断状态；所述硅衬底(1)材料为高掺杂单晶硅；埋氧层(2)材料为二氧化硅；P+源扩散区(4)和P+漏扩散区(6)材料为在硅中注入硼元素，深度到达埋氧层(2)；N阱(7)材料为在硅中注入磷元素，深度到达埋氧层(2)；二氧化硅隔离区(3)材料为二氧化硅，深度到达埋氧层(2)；栅极(5)是在二氧化硅上淀积多晶硅。 【当前权利人】中国电子科技集团公司第五十八研究所 【当前专利权人地址】江苏省无锡市滨湖区惠河路5号 【引证次数】8.0 【自引次数】2.0 【他引次数】6.0 【家族引证次数】8.0 【家族被引证次数】3

未经允许不得转载：http://www.zhongzhencnc.com/1790307571.html