【摘要】 本发明提供一种半导体功率器件，通过巧妙地结合传统IGBT和VDMOS，形成具有共用部分的由基本的纵向IGBT和基本的横向DMOS组成的新型半导体功率器件；调整重掺杂第二导电类型区的掺杂浓度或采用寿命控制的方法，以降低基本的纵向IGBT产生的第一正向导通电流的大小，同时增加了基本的横向DMOS产生的第二正向导通电流的大小，甚至使所述第一正向导通电流小于第二正向导通电流，使本发明相较于现有技术中的IGBT和VDMOS而言，在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度，使本发明的半导体功率器件具有更广阔的应用前景，可以用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域。 【专利类型】发明申请 【申请人】无锡维赛半导体有限公司 【申请人类型】企业 【申请人地址】214028 江苏省无锡市无锡国家高新技术产业开发区长江路21-1号创源大厦1001室 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201210262785.0 【申请日】2012-07-26 【申请年份】2012 【公开公告号】CN103579231A 【公开公告日】2014-02-12 【公开公告年份】2014 【IPC分类号】H01L27/06; H01L27/07 【发明人】黄勤 【主权项内容】一种半导体功率器件，其特征在于，所述器件至少包括：集电极；重掺杂第二导电类型区，形成于所述集电极上；漂移区，为轻掺杂第一导电类型，形成于所述重掺杂第二导电类型区上；体区，为第二导电类型，形成于所述漂移区顶部的一侧；源区，为重掺杂第一导电类型，形成于所述体区顶部，且在所述的源区外的一侧体区表面形成有沟道；栅区域，形成于所述沟道及漂移区上，且与所述的源区和体区接触；漏区，为重掺杂第一导电类型，形成于所述漂移区顶部且相对于所述体区的另一侧；隔离结构，覆盖于所述栅区域及漂移区的表面，并分别设有暴露出部分所述的源区和体区、及暴露出部分所述漏区的通孔；源极/发射极，覆盖于所述栅区域表面的隔离结构，并通过所述隔离结构的通孔与部分所述的源区和体区接触，以供所述的源区、体区实现电连接；漏极，形成于所述漏区上，通过所述隔离结构的通孔与部分所述漏区接触，且所述的漏极与集电极通过引线连接在一起，形成实现电连接的漏极/集电极；终端结构，形成于所述漂移区的顶部，且形成于所述体区与漏区之间，以降低表面电场，使电击穿的部位由表面移向所述体区之下，提高器件的耐高压特性。。： 【当前权利人】无锡维赛半导体有限公司 【当前专利权人地址】江苏省无锡市无锡国家高新技术产业开发区长江路21-1号创源大厦1001室 【专利权人类型】有限责任公司(中外合资) 【统一社会信用代码】913202145537777413 【引证次数】3.0 【被引证次数】9 【他引次数】3.0 【被他引次数】9.0 【家族引证次数】3.0 【家族被引证次数】9

未经允许不得转载：http://www.zhongzhencnc.com/1790303902.html