【摘要】 一种数字脉宽调制电路的控制方法，以计数比较/延迟线混合结构DPWM为基础，增加了时钟逻辑电路，并对延迟线电路进行了改进，在保持现有计数比较/延迟线混合结构DPWM方案中芯片面积、功率损耗等优点的基础上，对电路的工艺环境敏感度进行了优化，得到一种高分辨率的DPWM电路，同时受制作工艺、工作环境影响尽可能小，消除由于外界环境变化对电路功能带来的影响。 【专利类型】发明申请 【申请人】东南大学 【申请人类型】学校 【申请人地址】210096 江苏省南京市四牌楼2号 【申请人地区】中国 【申请人城市】南京市 【申请人区县】玄武区 【申请号】CN201010541937.1 【申请日】2010-11-11 【申请年份】2010 【公开公告号】CN102035514A 【公开公告日】2011-04-27 【公开公告年份】2011 【授权公告号】CN102035514B 【授权公告日】2012-11-28 【授权公告年份】2012.0 【IPC分类号】H03K7/08 【发明人】常昌远; 王青; 秦建; 黄秋华; 时龙兴 【主权项内容】一种数字脉宽调制电路的控制方法，数字脉宽调制电路DPWM包括逻辑电路和逻辑输出电路，逻辑电路由计数‑比较电路和延迟线电路组成，逻辑输出电路采用RS锁存器，其特征是DPWM电路设有时钟逻辑电路，时钟逻辑电路给计数‑比较电路和延迟线电路提供统一的时钟信号，对于n位占空比控制信号的DPWM电路，将数字占空比控制信号分为两部分，高x位输入计数‑比较电路，和计数器的计数值进行比较，此时计数器需要输入的时钟频率为2x×fs，fs为DPWM电路的PWM信号的产生周期；低n‑x位作为多路选择器的控制信号输入延迟线电路，选择延迟线输出具有不同延时时间大小的延时信号，其中计数‑比较部分与延迟线电路部分位数的分配基于的原则是数字电路中的面积和功耗的折中；首先采用计数‑比较的方法判断计数器输出值是否高于占空比控制信号的高x位，在比较结果为真的情况下触发延迟线电路进行延时操作，延迟线电路共输出2n‑x个延时信号，每个延时信号间隔的延时时间为Ts/2n，Ts为DPWM电路的PWM信号的产生周期，使用输入数字占空比信号的低n‑x位作为2n‑x选一数据选择器的选择信号，2n‑x‑1个延迟单元产生2n‑x个延迟信号输出作为多路选择器的被选输入信号，根据输入的数字占空比信号低n‑x位对应的十进制数值m，选择第m个延时信号触发RS锁存器的输出发生跳变，使得脉宽调制信号跳变为低电平；当计数器计数值变为零时，触发RS锁存器进行正跳变，使得脉宽调制信号跳变为高电平，从而得到DPWM的输出波形。 【当前权利人】南通大西洋机械有限公司; 东南大学 【当前专利权人地址】江苏省南通市海安县李堡镇曹园村1组; 江苏省南京市玄武区四牌楼2号 【统一社会信用代码】12100000466006770Q 【引证次数】4.0 【被引证次数】33 【自引次数】2.0 【他引次数】2.0 【被自引次数】1.0 【被他引次数】32.0 【家族引证次数】4.0 【家族被引证次数】33

未经允许不得转载：http://www.zhongzhencnc.com/1785499904.html