【摘要】 一种高密度、高鲁棒性的亚阈值存储电路接口电路，用于从超阈值区域到亚阈值区域的连接，由晶体管构成施密特反相器：PMOS管P1和两个NMOS管N1、N2的栅端与输入端Vin连接；PMOS管P1的源端接电源电压Vdd，漏端与NMOS管N1的漏端、NMOS管N3的栅端连接，并连接到输出端Vout；PMOS管P1的体端接电源电压Vdd；NMOS管N1、N2、N3的体端各自均连接地端GND；NMOS管N1的源端、NMOS管N2的漏端以及NMOS管N3的源端连接；NMOS管N2的源端接地；NMOS管N3的漏端接电源电压Vdd。本实用新型实现噪声容限最大，具备良好的抗干扰能力和工艺容忍度，占用的芯片面积小。 【专利类型】实用新型 【申请人】东南大学 【申请人类型】学校 【申请人地址】210096 江苏省南京市四牌楼2号 【申请人地区】中国 【申请人城市】南京市 【申请人区县】玄武区 【申请号】CN201020699098.1 【申请日】2010-12-31 【申请年份】2010 【公开公告号】CN202067564U 【公开公告日】2011-12-07 【公开公告年份】2011 【授权公告号】CN202067564U 【授权公告日】2011-12-07 【授权公告年份】2011.0 【IPC分类号】G11C11/40 【发明人】柏娜; 龚展立; 仇名强; 李瑞兴; 吴维奇 【主权项内容】一种高密度、高鲁棒性的亚阈值存储电路接口电路，用于从超阈值区域到亚阈值区域的连接，其特征是包括一个PMOS管P1，三个NMOS管N1、N2、N3，所述四个晶体管构成施密特反相器，具体为：PMOS管P1和两个NMOS管N1、N2的栅端与输入端Vin连接；PMOS管P1的源端接电源电压Vdd，漏端与NMOS管N1的漏端、NMOS管N3的栅端连接在一起，并连接到输出端Vout；PMOS管P1的体端接电源电压Vdd；NMOS管N1、N2、N3的体端各自均连接地端GND；NMOS管N1的源端、NMOS管N2的漏端以及NMOS管N3的源端连接在一起；NMOS管N2的源端接地；NMOS管N3的漏端接电源电压Vdd。 【当前权利人】东南大学 【当前专利权人地址】江苏省南京市四牌楼2号 【统一社会信用代码】12100000466006770Q 【被引证次数】4 【被自引次数】2.0 【被他引次数】2.0 【家族被引证次数】4

未经允许不得转载：http://www.zhongzhencnc.com/1785434111.html