【摘要】 本发明公开了一种欠压锁存电路。该电路的肖特基势垒二极管的阳极接地，阴极接第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极并通过RC电路接电压源；欠压锁存电压信号输出端接第二PMOS晶体管的漏极、第一NMOS晶体管的漏极、第三POS晶体管的栅极和第三NMOS晶体管的栅极；第一PMOS晶体管的源极接电压源，漏极接第二PMOS晶体管的源极和第三PMOS晶体管的源极；第二NMOS晶体管的源极接地，漏极接第一NMOS晶体管的源极和第三NMOS晶体管的源极；第三PMOS晶体管的漏极接地；第三NMOS晶体管的漏极接电压源。结构简单，节省成本，功耗低。 【专利类型】发明申请 【申请人】郑州单点科技软件有限公司 【申请人类型】企业 【申请人地址】450016 河南省郑州市经济技术开发区第八大街信息产业园1228室 【申请人地区】中国 【申请人城市】郑州市 【申请人区县】管城回族区 【申请号】CN201210354245.5 【申请日】2012-09-21 【申请年份】2012 【公开公告号】CN103684356A 【公开公告日】2014-03-26 【公开公告年份】2014 【IPC分类号】H03K3/013 【发明人】王晓娟; 周晓东; 王纪云 【主权项内容】一种欠压锁存电路，包括欠压锁存电压信号输出端(Vout)，其特征在于，还包括三只PNP晶体管(P1～P3)、三只NPN晶体管(N1～N3)、肖特基势垒二极管(Z1)以及由电容(C1)和电阻(R1)并联构成的RC电路；所述肖特基势垒二极管(Z1)的阳极接地(GND)，阴极连接至第一PMOS晶体管(P1)的栅极、第二PMOS晶体管(P2)的栅极、第一NMOS晶体管(N1)的栅极和第二NMOS晶体管(N2)的栅极，该阴极还通过RC电路连接至电压源(VDD)；欠压锁存电压信号输出端(Vout)连接至第二PMOS晶体管(P2)的漏极、第一NMOS晶体管(N1)的漏极、第三POS晶体管(P3)的栅极和第三NMOS晶体管(N3)的栅极；所述第一PMOS晶体管(P1)的源极连接至电压源(VDD)，漏极连接至第二PMOS晶体管(P2)的源极和第三PMOS晶体管(P3)的源极；所述第二NMOS晶体管(N2)的源极接地(GND)，漏极连接至第一NMOS晶体管(N1)的源极和第三NMOS晶体管(N3)的源极；所述第三PMOS晶体管(P3)的漏极接地(GND)；所述第三NMOS晶体管(N3)的漏极连接至电压源(VDD)。 【当前权利人】郑州单点科技软件有限公司 【当前专利权人地址】河南省郑州市经济技术开发区第八大街信息产业园1228室 【专利权人类型】有限责任公司(自然人投资或控股) 【统一社会信用代码】914101007967915487

未经允许不得转载：http://www.zhongzhencnc.com/1791210451.html