【摘要】 本发明涉及一种基于微控制器的波形产生系统及方法, 本发明通过利用微控制器、双端口SRAM和可逆二进制计数器，首先将波形周期中初始的一段没有重复的波形数据写入SRAM中，然后利用周期内后面的一段波形数据和存储在SRAM中波形数据大小的对称性，并使用可逆二进制计数器计数完毕信号，使其在开始重新计数之前，选择计数方式和放大电路形式，然后计数器工作并将存储在SRAM中的波形数据经数模转换和合适的放大电路后输出。本发明可以提高每个周期内数据个数，从而提高波形精度，排除掉重复性数据后，只存储基本波形数据，可以减少SRAM的大小，降低设计成本。 【专利类型】发明授权 【申请人】河南科技大学 【申请人类型】学校 【申请人地址】471003 河南省洛阳市涧西区西苑路48号 【申请人地区】中国 【申请人城市】洛阳市 【申请人区县】涧西区 【申请号】CN201210005891.0 【申请日】2012-01-10 【申请年份】2012 【公开公告号】CN102684648B 【公开公告日】2014-07-30 【公开公告年份】2014 【授权公告号】CN102684648B 【授权公告日】2014-07-30 【授权公告年份】2014.0 【IPC分类号】H03K3/02 【发明人】张海涛; 张聚伟; 梁云朋; 叶宇程; 白舸 【主权项内容】一种基于微控制器的波形产生系统，其特征在于：该波形产生系统包括微控制器、用以产生片选信号的译码器、用以扩展I/O口的缓冲器和锁存器、D/A转换器、双端口SRAM、时钟芯片、分频器、可逆二进制计数器、用以判断X轴对称的重复数据产生的2位计数器、用以判断Y轴对称的重复数据产生的1位计数器、用以选择同相还是反相信号输出的模拟开关、同相比例放大电路和反相比例放大电路，微控制器分别与双端口SRAM、分频器和可逆二进制计数器相连，时钟芯片的输出端与分频器的输入端相连，分频器的输出端与可逆二进制计数器相连，可逆二进制计数器的输出端分别与双端口SRAM、1位计数器和2位计数器相连，双端口SRAM的输出端与同相比例放大电路和反相比例放大电路的输入端相连，同相比例放大电路和反相比例放大电路的输出端与模拟开关相连，1位计数器的输出端和可逆二进制计数器的控制端相连，2位计数器的输出端和所述模拟开关的控制端相连。 【当前权利人】河南科技大学 【当前专利权人地址】河南省洛阳市涧西区西苑路48号 【专利权人类型】公立 【统一社会信用代码】124100004165265089 【引证次数】6.0 【自引次数】1.0 【他引次数】5.0 【家族引证次数】6.0 【家族被引证次数】2

未经允许不得转载：http://www.zhongzhencnc.com/1791124133.html