【摘要】 本发明涉及在背栅接负电压的SOI/MOS器件结构及制造方法，通过从SOI/MOS器件硅膜正面开孔，接触孔穿过埋氧化层，将衬底接到SOI/MOS器件表面的负电荷泵，从而改善辐射条件下部分耗尽型SOI/MOS器件的背栅效应。该设计的基本原理是：利用背部衬底接负电压，改变SOI/MOS器件埋氧层内的电场分布，以影响辐射条件下正电荷在背栅界面处的堆积，从而消除辐射总剂量引起的背栅效应对器件性能的影响。此方法不但解决了SOI/MOS器件背部衬底电压不确定的问题，而且在器件制造的过程中不需要对背栅进行额外的工艺加固，简化了工艺步骤。背栅接负压，能够提高部分耗尽型SOI/MOS电路的抗总剂量能力，且对表面其它电路的性能无影响。 【专利类型】发明授权 【申请人】中国电子科技集团公司第五十八研究所 【申请人类型】企业 【申请人地址】214035 江苏省无锡市滨湖区惠河路5号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201210190910.1 【申请日】2012-06-11 【申请年份】2012 【公开公告号】CN102709296B 【公开公告日】2014-12-03 【公开公告年份】2014 【授权公告号】CN102709296B 【授权公告日】2014-12-03 【授权公告年份】2014.0 【IPC分类号】H01L27/12; H01L21/762; H01L21/84 【发明人】周昕杰; 罗静; 陈嘉鹏; 王栋; 洪根深 【主权项内容】通过负电荷泵在背栅接负电压的SOI/MOS器件结构，包括：硅衬底(1)、二氧化硅埋氧化层(2)、硅体区(3)及二氧化硅隔离的场区(4)，二氧化硅埋氧化层(2)位于背部硅衬底(1)上，二氧化硅埋氧化层(2)上设有硅体区(3)；其特征是：还包括负电荷泵输出器件的单晶硅源/漏区(5)、二氧化硅栅介质层(6)及多晶硅栅(7)，负电荷泵输出器件的单晶硅源/漏区(5)位于硅体区(3)的周围，二氧化硅隔离的场区(4)位于负电荷泵输出器件的单晶硅源/漏区(5)周围；在硅体区(3)上覆盖有负电荷泵输出器件的二氧化硅栅介质层(6)，所述负电荷泵输出器件的二氧化硅栅介质层(6)上覆盖有负电荷泵输出器件的多晶硅栅(7)，在负电荷泵输出器件的单晶硅源/漏区(5)和负电荷泵输出器件的多晶硅栅(7)上设有钨合金通孔(9)，贯穿二氧化硅隔离的场区(4)、二氧化硅埋氧化层(2)直到背部硅衬底(1)也设有钨合金通孔(9)，所述钨合金通孔(9)将器件的有源区与铝金属互连线(8)连接；在器件表面覆盖二氧化硅钝化层(10)；负电压从负电荷泵的输出器件的单晶硅源/漏区(5)，经过钨合金通孔(9)以及铝金属互连线(8)，加在背部硅衬底(1)上。 ： 【当前权利人】中国电子科技集团公司第五十八研究所 【当前专利权人地址】江苏省无锡市滨湖区惠河路5号 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】3

未经允许不得转载：http://www.zhongzhencnc.com/1790283551.html