【摘要】 本发明涉及一种嵌入式动态存储器及制备方法，尤其是一种与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器及制备方法，属于集成电路的技术领域。按照本发明提供的技术方案，所述与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器，包括半导体基板及位于所述半导体基板内的至少一个存储单元，所述存储单元包括MOS晶体管及存储电容；所述MOS晶体管包括晶体管源极区及晶体管漏极区；所述晶体管源极区内有且仅有源极重掺杂区域，且晶体管漏极区内有且仅有漏极重掺杂区域。本发明结构紧凑，能与深亚微米CMOS逻辑工艺兼容，提高嵌入式动态存储器的数据保留时间，降低嵌入式动态存储器的使用成本，安全可靠。 【专利类型】发明授权 【申请人】无锡来燕微电子有限公司 【申请人类型】企业 【申请人地址】214028 江苏省无锡市新区长江路21-1号无锡国家集成电路设计园(创源大厦)208-3室 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】江阴市 【申请号】CN201210231255.X 【申请日】2012-07-04 【申请年份】2012 【公开公告号】CN102751286B 【公开公告日】2014-09-03 【公开公告年份】2014 【授权公告号】CN102751286B 【授权公告日】2014-09-03 【授权公告年份】2014.0 【IPC分类号】H01L27/108; H01L21/8242 【发明人】方英娇 【主权项内容】1.一种与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器，包括半导体基板(1)及位于所述半导体基板(1)内的至少一个存储单元，所述存储单元包括MOS晶体管及存储电容；所述MOS晶体管包括晶体管源极区(11)及晶体管漏极区(12)；其特征是：所述晶体管源极区(11)内有且仅有源极重掺杂区域，且晶体管漏极区(12)内有且仅有漏极重掺杂区域； 所述半导体基板(1)内设有阱区，半导体基板(1)的表面淀积有栅介质层(5)，所述栅介质层(5)覆盖于半导体基板(1)的表面；阱区内设有领域介质区域(4)，所述领域介质区域(4)从阱区向外延伸出阱区外，领域介质区域(4)与上方的栅介质层(5)相接触；栅介质层(5)上设有第一浮栅电极(6)及第二浮栅电极(7)，第一浮栅电极(6)及第二浮栅电极(7)的两侧壁上均覆盖有侧面保护层(9)，晶体管源极区(11)与晶体管漏极区(12)位于第二浮栅电极(7)下方的两侧；晶体管漏极区(12)内的漏极重掺杂区域位于第一浮栅电极(6)、第二浮栅电极(7)间侧壁上对应相邻的侧面保护层(9)间，且晶体管漏极区(12)内的漏极重掺杂区域与第一浮栅电极(6)、第二浮栅电极(7)间侧壁上相邻的侧面保护层(9)相对应；晶体管源极区(11)内的源极重掺杂区域与第二浮栅电极(7)对应远离第一浮栅电极(6)侧壁上的侧面保护层(9)相对应，且晶体管源极区(11)内的源极重掺杂区域在阱区内延伸后与领域介质区域(4)相接触。 【当前权利人】苏州锋驰微电子有限公司 【当前专利权人地址】江苏省苏州市张家港保税区长江大厦908室 【专利权人类型】有限责任公司(非自然人投资或控股的法人独资) 【统一社会信用代码】913202145767459889 【引证次数】4.0 【他引次数】4.0 【家族引证次数】5.0 【家族被引证次数】1

未经允许不得转载：http://www.zhongzhencnc.com/1790188951.html