【摘要】 本发明涉及一种ARM嵌入式微处理器系统到PC/104总线的桥接电路。ARM-PC/104总线桥接电路包括地址和数据连接电路、总线定时电路、总线控制电路、中断和DMA辅助电路，引脚分为两组，一组是与ARM CPU总线的连接部分，二组是与PC/104总线连接部分，一组信号引脚可以直接连接到ARM CPU外部总线相应信号引脚，二组桥信号可以直接连接到PC/104总线的插座上。本发明使ARM嵌入式微处理器系统具备访问PC/104总线能力。 【专利类型】发明申请 【申请人】陈家林 【申请人类型】个人 【申请人地址】430073湖北省武汉市武昌区卓刀泉路366号武汉工程大学电气信学院 【申请人地区】中国 【申请人城市】武汉市 【申请人区县】武昌区 【申请号】CN200410061371.7 【申请日】2004-12-16 【申请年份】2004 【公开公告号】CN100363916C 【公开公告日】2008-01-23 【公开公告年份】2008 【授权公告号】CN100363916C 【授权公告日】2008-01-23 【授权公告年份】2008.0 【IPC分类号】G06F13/40 【发明人】陈家林 【主权项内容】1.ARM-PC/104总线桥接电路，其特征在于它包括地址和数据连接电路、总线定时电路、 总线控制电路、中断和DMA辅助电路，地址和数据连接电路由双向锁存缓冲器和译码电路 构成，译码电路把PC/104总线的I/O地址空间和储存器空间映射到ARM？CPU的储存器空间 中； 总线定时电路包括时钟发生器、地址发生器、地址时序发生器三个部分，时钟发生器中 引脚信号clock是与ARM？CPU时钟同步的时钟输入信号，引脚信号nBE[3 : 0]、引脚信号 Addr[26 : 0]、引脚信号nIOCS16、引脚信号nMEMCS16以及译码器输出使能信号e经过地址 发生器后生成总线地址信号SA[23 : 0]和系统高字节有效信号nBHE； 总线控制电路将输出引脚信号nXBREQ给ARM？CPU请求总线，ARM？CPU以总线请求应答 信号nXBACK回应； 中断和DMA辅助电路：中断申请信号IRQX经过反向后输出到引脚信号nIRQX，ARM？CPU 只有两个外部DMA通道，引脚信号DRQ[3 : 0]相或非后输出给引脚信号nXDREQ0、引脚信号 DRQ[7 : 5]相或非后输出给引脚信号nXDREQ1，引脚信号nXDACK0反向后输出给引脚信号 DACK[3 : 0]，引脚信号nXDACK0反向后输出给引脚信号DACK[7 : 5]； 引脚分为两组，一组是与ARM？CPU总线的连接部分，二组是与PC/104总线连接部分， 第一组信号引脚可以直接连接到ARM？CPU外部总线相应信号引脚，第二组桥信号可以直接 连接到PC/104总线的插座上。。 【当前权利人】武汉益控科技有限公司 【当前专利权人地址】湖北省武汉市东湖开发区高新四路40号葛洲坝太阳城1幢2层3号 【引证次数】2.0 【他引次数】2.0 【家族引证次数】2.0 【家族被引证次数】6.0

未经允许不得转载：http://www.zhongzhencnc.com/1780182711.html