【摘要】 本发明公开了一种低功耗多米诺三值文字运算电路，包括第一文字运算电路单元、第二文字运算电路单元和第三文字运算电路单元，第一文字运算电路单元、第二文字运算电路单元和第三文字运算电路单元均通过绝热电路、三值文字运算电路和多米诺电路来实现功能；优点是将绝热电路和多米诺电路融入三值文字运算电路中，通过绝热电路使电路的能量由电源→信号节点→电源进行转化，能够有效的降低电路的功耗，使电路功耗较低，通过多米诺电路与多值电路的结合使电路具有较小的面积，进一步提高电路的信息密度，减少芯片管脚及互连线的数量，使电路具有简单的结构。 【专利类型】发明授权 【申请人】宁波大学 【申请人类型】学校 【申请人地址】315211 浙江省宁波市江北区风华路818号 【申请人地区】中国 【申请人城市】宁波市 【申请人区县】江北区 【申请号】CN201210049107.6 【申请日】2012-02-29 【申请年份】2012 【公开公告号】CN102624378B 【公开公告日】2014-05-21 【公开公告年份】2014 【授权公告号】CN102624378B 【授权公告日】2014-05-21 【授权公告年份】2014.0 【IPC分类号】H03K19/094 【发明人】汪鹏君; 杨乾坤; 郑雪松 【主权项内容】一种低功耗多米诺三值文字运算电路，其特征在于包括第一文字运算电路单元、第二文字运算电路单元和第三文字运算电路单元，所述的第一文字运算电路单元主要由第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管组成，所述的第一PMOS管的源极和所述的第一NMOS管的漏极并接于第一信号输出端，所述的第一信号输出端用于输出逻辑值为0时的第一输出信号，所述的第一NMOS管的源极与所述的第二NMOS管的漏极连接，所述的第二PMOS管的源极与所述的第三PMOS管的漏极连接，所述的第三PMOS管的源极与所述的第三NMOS管的漏极并接于第一互补信号输出端，所述的第一互补信号输出端用于输出逻辑值为0时的第一互补输出信号，所述的第一NMOS管的栅极连接信号输入端，所述的第三PMOS管的栅极连接所述的第一信号输出端，所述的第一PMOS管的栅极、所述的第二NMOS管的栅极、所述的第二PMOS管的漏极和所述的第三NMOS管的源极并接于钟控时钟信号输入端，所述的第一PMOS管的漏极、所述的第二NMOS管的源极、所述的第二PMOS管的栅极和所述的第三NMOS管的栅极并接于功率时钟信号输入端，所述的第二文字运算电路单元由第四PMOS管、第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管组成，所述的第四PMOS管的源极和所述的第四NMOS管的漏极并接于第二互补信号输出端，所述的第二互补信号输出端用于输出逻辑值为2时的第二互补输出信号，所述的第四NMOS管的源极与所述的第五NMOS管的漏极连接，所述的第五PMOS管的源极与所述的第六PMOS管的漏极连接，所述的第六PMOS管的源极与所述的第六NMOS管的漏极并接于第二信号输出端，所述的第二信号输出端用于输出逻辑值为2时的第二输出信号，所述的第四NMOS管的栅极连接所述的信号输入端，所述的第六PMOS管的栅极连接所述的第二互补信号输出端，所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管的漏极和所述的第六NMOS管的源极并接于所述的钟控时钟信号输入端，所述的第四PMOS管的漏极、所述的第五NMOS管的源极、所述的第五PMOS管的栅极和所述的第六NMOS管的栅极并接于所述的功率时钟信号输入端，所述的第三文字运算电路单元由第七NMOS管组成，所述的第七NMOS管的漏极连接所述的第一互补信号输出端，所述的第七NMOS管的栅极连接所述的第二互补信号输出端，所述的第七NMOS管的源极连接第三信号输出端，所述的第三信号输出端用于输出逻辑值为1时的第三输出信号。 【当前权利人】杭州玛恩科技有限公司 【当前专利权人地址】浙江省杭州市江干区九环路9号 【统一社会信用代码】123300004195291066 【引证次数】4.0 【他引次数】4.0 【家族引证次数】5.0 【家族被引证次数】7

未经允许不得转载：http://www.zhongzhencnc.com/1791354424.html