【摘要】本发明涉及一种兔瘟组织灭活疫苗及其制备方法,其中, 兔瘟组织灭活疫苗包含有兔瘟组织病毒液和蜂胶佐剂,加入比例为:每毫升病毒提取液中含有5—15mg蜂胶。其制备方法主要包括以下步骤:病料处理与病毒液获取;病毒灭活;疫苗配置;疫苗的安全
【摘要】 本发明涉及一种低压微电网综合保护方法,用以解决传统保护方法不适应于微电网的问题。本发明的方法能够适应于微电网孤岛运行模式以及并网运行模式,该保护方案可以通过逻辑功能实现,有效解决了微电网在这两种操作模式下的保护问题,该保护方案不需要通信链路,与传统的自适应保护装置有明显的区别。其突出特点是保护的有效性在很大程度上是独立故障电流水平、微电网运行模式以及分布式发电单元容量大小和类型,只与两种运行模式下不同的参数设置有关。本发明的方法不仅能够实现单相保护,还能够实现三相保护,提高了电力能源供应的安全性。 【专利类型】发明授权 【申请人】华北水利水电学院; 许继集团有限公司 【申请人类型】企业,学校 【申请人地址】450011 河南省郑州市北环路36号 【申请人地区】中国 【申请人城市】郑州市 【申请人区县】金水区 【申请号】CN201210526877.5 【申请日】2012-12-10 【申请年份】2012 【公开公告号】CN103036219B 【公开公告日】2014-10-22 【公开公告年份】2014 【授权公告号】CN103036219B 【授权公告日】2014-10-22 【授权公告年份】2014.0 【IPC分类号】H02H7/28 【发明人】苏海滨; 李瑞生; 刘江伟; 李献伟; 王娜; 穆春阳 【主权项内容】低压微电网综合保护方法,其特征在于,对于微电网中的任一断路器,步骤如下:1)采集:采集断路器的三相电压、三相电流信号,通过负序测量元件和零序测量元件得到负序电压V2,负序电流I2和零序电流I0;2)信号逻辑化处理:所述负序电压V2和负序电流I2经过功率方向测量单元PDU得到负零序方向逻辑信号PDU_L,各相电流信号通过暂态过电流测量单元TOCU得到对应相的暂态过电流保护逻辑信号AOC_L、BOC_L、COC_L;任一相的电流与电压经过功率方向测量单元PDU后和负零序方向逻辑信号PDU_L取或得到对应相的方向逻辑信号PDU_La、PDU_Lb、PDU_Lc;各相电压信号经过欠电压保护单元UVU得到对应相的欠电压逻辑信号UVU_La、UVU_Lb、UVU_Lc;暂态过电流保护逻辑信号AOC_L、BOC_L、COC_L和接口使能信号IE相或得到对应相的第一逻辑信号PDU_La1、PDU_Lb1、PDU_Lc1,暂态过电流保护逻辑信号AOC_L、BOC_L、COC_L经过TD_IOC延迟和对应相的欠电压逻辑信号UVU_La、UVU_Lb、UVU_Lc取或得到第二逻辑信号PDU_La2、PDU_Lb2、PDU_Lc2;第一逻辑信号PDU_La1、PDU_Lb1、PDU_Lc1、第二逻辑信号PDU_La2、PDU_Lb2、PDU_Lc2和方向逻辑信号PDU_La、PDU_Lb、PDU_Lc相与,然后经过TD_IF延迟得到第三逻辑信号PDU_La3、PDU_Lb3、PDU_Lc3;方向逻辑信号PDU_La、PDU_Lb、PDU_Lc取反后和第二逻辑信号PDU_La2、PDU_Lb2、PDU_Lc2相与,然后经过TD_IR延迟得到第四逻辑信号PDU_La4、PDU_Lb4、PDU_Lc4;3)孤岛运行时,如果第三逻辑信号PDU_La3、PDU_Lb3、PDU_Lc3,第四逻辑信号PDU_La4、PDU_Lb4、PDU_Lc4中任一个为1,并且接口使能信号IE为0,则对应相跳闸;4)并网运行时,各相电流信号通过反时限过流保护元件得到第五逻辑信号PDU_La5、PDU_Lb5、PDU_Lc5,第五逻辑信号PDU_La5、PDU_Lb5、PDU_Lc5和方向逻辑信号PDU_La、PDU_Lb、PDU_Lc相与,然后经过TD_GF延迟得到第六逻辑信号PDU_La6、PDU_Lb6、PDU_Lc6;方向逻辑信号PDU_La、PDU_Lb、PDU_Lc取反后和第五逻辑信号PDU_La5、PDU_Lb5、PDU_Lc5相与,然后经过TD_GR延迟得到第七逻辑信号PDU_La7、PDU_Lb7、PDU_Lc7;并网运行时,如果第六逻辑信号PDU_La6、PDU_Lb6、PDU_Lc6,第七逻辑信号PDU_La7、PDU_Lb7、PDU_Lc7中任一个为1,并且接口使能信号IE为0,则对应相跳闸;5)各相电流信号通过高阻抗保护元件后经过TD_HIF延迟得到第八逻辑信号PDU_La8、PDU_Lb8、PDU_Lc8,第八逻辑信号PDU_La8、PDU_Lb8、PDU_Lc8和方向逻辑信号PDU_La、PDU_Lb、PDU_Lc取与得到第九逻辑信号PDU_La9、PDU_Lb9、PDU_Lc9,若第九逻辑信号PDU_La9、PDU_Lb9、PDU_Lc9为1,并且接口使能信号IE为0,则对应相跳闸;TD_IF延迟是孤岛模块前向延时模块,TD_IR延迟是孤岛模块后向延时模块,TD_GF延迟是并网模块前向延时模块,TD_GR延迟是并网模块后向延时模块。 【当前权利人】华北水利水电学院; 许继集团有限公司 【当前专利权人地址】河南省郑州市金水区北环路36号; 河南省许昌市许继大道1298号 【专利权人类型】有限责任公司(非自然人投资或控股的法人独资) 【统一社会信用代码】91411000174294168X 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】10
未经允许不得转载:http://www.zhongzhencnc.com/1791222627.html






