【摘要】 一种快速超结纵向双扩散金属氧化物半导体管，包括：元胞区，设在芯片最外围的终端区及位于元胞区与终端区之间的过渡区，在元胞区、过渡区和终端区(III)的底部设有漏极金属，在漏极金属上设有重掺杂n型硅衬底，作为该芯片的漏区，在重掺杂n型硅衬底上设有n型掺杂外延层，在n型掺杂外延层中设有间断不连续的p型掺杂柱状半导体区。其特征在于，在过渡区中的第二p型掺杂半导体区内设有n型重掺杂半导体区，且在n型重掺杂半导体区表面设有接触孔与金属层相连，形成芯片的地接触电极。本实用新型在不增加工艺成本、不改变器件主要参数的条件下，可以有效地减小器件反向恢复电荷，改善其反向恢复特性。。 【专利类型】实用新型 【申请人】东南大学 【申请人类型】学校 【申请人地址】214135 江苏省无锡市无锡新区菱湖大道99号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201020507550.X 【申请日】2010-08-27 【申请年份】2010 【公开公告号】CN201749852U 【公开公告日】2011-02-16 【公开公告年份】2011 【授权公告号】CN201749852U 【授权公告日】2011-02-16 【授权公告年份】2011.0 【IPC分类号】H01L29/78; H01L29/06; H01L29/41; H01L29/36 【发明人】钱钦松; 祝靖; 孙伟锋; 陆生礼; 时龙兴 【主权项内容】一种快速超结纵向双扩散金属氧化物半导体管，包括：元胞区(I)，设在芯片最外围的终端区(III)及位于元胞区(I)与终端区(III)之间的过渡区(II)，在元胞区(I)、过渡区(II)和终端区(III)的底部设有漏极金属(1)，在漏极金属(1)上设有重掺杂n型硅衬底(2)，作为该芯片的漏区，在重掺杂n型硅衬底(2)上设有n型掺杂外延层(3)，在n型掺杂外延层(3)中设有间断不连续的p型掺杂柱状半导体区(4)，在元胞区(I)中的p型掺杂柱状半导体区(4)上设有第一p型掺杂半导体区(5)，且第一p型掺杂半导体区(5)位于n型掺杂外延层(3)内，在第一p型掺杂半导体区(5)中设有第一p型重掺杂半导体接触区(7)和n型重掺杂半导体源区(9)，在第一p型重掺杂半导体接触区(7)及n型重掺杂半导体源区(9)以外区域设有栅氧化层(12)，在栅氧化层(12)上方设有多晶硅栅(13)，在多晶硅栅(13)上设有第一型场氧化层(14)，在n型重掺杂半导体源区(9)和第一p型重掺杂半导体接触区(7)上连接有源极金属(16)，在过渡区(II)中的n型掺杂外延层(3)中设有第二p型掺杂半导体区(6)，且第二p型掺杂半导体区(6)覆盖了过渡区(II)中全部的p型掺杂柱状半导体区(4)，在第二p型掺杂半导体区(6)中设有两个第二p型重掺杂半导体接触区(8)和n型重掺杂半导体区(10)，且邻近元胞区的第二p型重掺杂半导体接触区(8)位于过渡区(II)中的与元胞区(I)相邻的p型掺杂柱状半导体区(4)的上方，n型重掺杂半导体区(10)位于过渡区(II)中从左侧起第二个p型掺杂柱状半导体区(4)的上方，右侧的第二p型重掺杂半导体接触区(8)位于n型重掺杂半导体区(10)的中间区域，在第二p型掺杂半导体区(6)、第二p型重掺杂半导体接触区(8)及n型重掺杂半导体区(10)表面设有第二型场氧化层(15)，在位于第二p型掺杂半导体区(6)内部且邻近元胞区的第二p型重掺杂半导体接触区(8)表面设有接触孔与源极金属(16)相连，在终端区(III)中，在n型掺杂外延层(3)的右上角设有n型重掺杂半导体区(11)，在终端区(III)表面设有第二型场氧化层(15)，其特征在于，在过渡区(II)中的第二p型掺杂半导体区(6)内设有n型重掺杂半导体区(10)，且在n型重掺杂半导体区(10)表面设有接触孔与金属层(17)相连，形成芯片的地接触电极。 【当前权利人】东南大学 【当前专利权人地址】江苏省无锡市无锡新区菱湖大道99号 【统一社会信用代码】12100000466006770Q 【被引证次数】6 【被自引次数】2.0 【被他引次数】4.0 【家族被引证次数】6

未经允许不得转载：http://www.zhongzhencnc.com/1782286475.html