【摘要】 本实用新型涉及一种用于混合信号电路的占空比可编程多相时钟产生电路，属于集成电路中时钟电路产生技术领域。该占空比可编程多相时钟产生电路由LVDS时钟接收电路、可编程延时电路和不同占空比时钟产生及驱动电路依次连接组成。该电路接收一个参考时钟，并可以根据该参考时钟产生多相具有很强输出驱动能力的时钟，并且所输出时钟的占空比和相位均可以任意编程选择。非常适合于应用于超大规模混合信号电路中。 【专利类型】实用新型 【申请人】中国电子科技集团公司第五十八研究所 【申请人类型】企业 【申请人地址】214035 江苏省无锡市滨湖区惠河路5号 【申请人地区】中国 【申请人城市】无锡市 【申请人区县】滨湖区 【申请号】CN201020562567.5 【申请日】2010-10-09 【申请年份】2010 【公开公告号】CN201869179U 【公开公告日】2011-06-15 【公开公告年份】2011 【授权公告号】CN201869179U 【授权公告日】2011-06-15 【授权公告年份】2011.0 【IPC分类号】H03K3/021 【发明人】王丽秀; 陈珍海; 季惠才; 黄嵩人; 于宗光 【主权项内容】一种占空比可编程多相时钟产生电路，其特征是包括：LVDS时钟接收电路、可编程延时电路和不同占空比时钟产生及驱动电路；所述LVDS时钟接收电路的片内基准时钟信号输出端连接可编程延时电路的输入端，可编程延时电路的n组具有不同延时特性的时钟输出端连接所述不同占空比时钟产生及驱动电路的输入端，不同占空比时钟产生及驱动电路输出m组具有不同占空比且具有驱动能力的输出时钟，其中n、m为正整数。 【当前权利人】中国电子科技集团公司第五十八研究所 【当前专利权人地址】江苏省无锡市滨湖区惠河路5号 【被引证次数】7 【被他引次数】7.0 【家族被引证次数】7

未经允许不得转载：http://www.zhongzhencnc.com/1782165421.html