【摘要】 一种方法和架构访问具有二相时钟的微处理系统中的统一存储器。该统一存储器是在第一指令周期期间访问的。当遇到程序代码不连续时，在指令周期期间以空访问来访问该统一存储器第一次。当如循环的最后一条指令的情况中那样以数据访问，或者如跳转指令的情况中那样以指令访问遇到程序代码不连续时，在指令周期期间访问该统一存储器第二次。 【专利类型】发明申请 【申请人】联发科技股份有限公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200480039754.2 【申请日】2004-10-18 【申请年份】2004 【公开公告号】CN100430889C 【公开公告日】2008-11-05 【公开公告年份】2008 【授权公告号】CN100430889C 【授权公告日】2008-11-05 【授权公告年份】2008.0 【IPC分类号】G06F9/38; G06F9/32; G06F9/312; G06F9/30; G06F9/318 【发明人】F·伯陶德 【主权项内容】1.一种用于访问具有微处理器、一级流水线和二相时钟的微处理系统中的统 一存储器，使得指令在单个指令周期中执行的方法，所述方法包括： (a)从所述统一存储器中取出程序指令； (b)确定所取的程序指令在单个指令周期期间是否需要三次统一存储器访问 来正确执行所取的程序指令，所取程序指令的正确执行是指微处理器在单个指令周 期中执行所取程序指令所请求的操作； (c)当确定所取程序指令需要三次统一存储器访问来正确执行所取程序指令 时，在与所取程序指令相关联的指令周期期间以空访问来访问所述统一存储器第一 次； (d)当确定所取程序指令需要三次统一存储器访问来正确执行所取程序指令 时，在与从所述统一存储器所取的程序指令相关联的指令周期期间从统一存储器中 的指令寄存器中取出下一程序指令；以及 (e)当确定从所述统一存储器的第一次访问所取的程序指令需要三次统一存 储器访问来正确执行从所述统一存储器的第一次访问所取的程序指令时，在与从所 述统一存储器的第一次访问所取的程序指令相关联的指令周期期间内以数据访问 来访问所述统一存储器第二次。 【当前权利人】联发科技股份有限公司 【当前专利权人地址】中国台湾新竹市新竹科学园区笃行一路一号 【引证次数】5.0 【他引次数】5.0 【家族引证次数】8.0 【家族被引证次数】16.0

未经允许不得转载：http://www.zhongzhencnc.com/1780175272.html