【摘要】 ： 提供了用于以持续突发模式访问快速存储器的方法和装置。所述装置包含：处理器，其用于执行包含存储器访问指令的指令，该处理器生成表示下一个存储器访问是否是顺次接着当前存储器访问的下一个访问信号；存储器，其具有运行的持续突发模式；以及总线接口单元，其用于响应于存储器访问指令来控制对存储器的访问。在下一个访问信号被肯定时，总线接口单元启动存储器的持续突发模式。 【专利类型】发明申请 【申请人】联发科技股份有限公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN02816928.X 【申请日】2002-08-29 【申请年份】2002 【公开公告号】CN100399472C 【公开公告日】2008-07-02 【公开公告年份】2008 【授权公告号】CN100399472C 【授权公告日】2008-07-02 【授权公告年份】2008.0 【IPC分类号】G11C7/00; G11C7/22; G11C7/10; G06F9/30; G06F1/04; G06F1/08; G06F1/32; G06F9/38; G06F9/46; G06F9/48; G06F11/28; G06F11/36; G06F12/00; G06F12/02; G06F12/08; G06F13/28; G06F13/38; G06F13/42; H03L7/08; H03L7/095; H03L7/183; H04B1/40 【发明人】约恩·瑟伦森; 保罗·D·克里瓦切克; 迈克尔·艾伦; ·邦斯 【主权项内容】1.数字处理装置，包含： 处理器，其用于执行指令，该指令包括存储器访问指令，所述处 理器生成表示下一个存储器访问是否是顺次接着当前存储器访问的下 一个访问信号； 存储器，其具有运行的持续突发模式，所述存储器带有用于与所 述处理器通信的存储器总线；以及 总线接口单元，其用于响应于存储器访问指令来控制对所述存储 器的访问，在下一个访问信号被肯定时，所述总线接口单元启动存储 器的持续突发模式，所述下一个访问信号表明了对如下存储器地址的 访问，所述存储器地址是紧接着当前访问的存储器地址的存储器地址。 【当前权利人】联发科技股份有限公司 【当前专利权人地址】台湾省新竹科学工业园区 【引证次数】5.0 【他引次数】5.0 【家族引证次数】103.0 【家族被引证次数】132.0

未经允许不得转载：http://www.zhongzhencnc.com/1780169487.html