【摘要】 一种用于通讯网络中的译码电路和方法。采用一 个高速译码器和一个译码状态表, 所述高速译码器和所述译码 状态表构成一个环状串形结构, 所述译码状态表包含了数个译 码器的状态信息, 其中, 编码器的各译码器的状态数据依次 在译码状态表中列队; 然后, 在将所列状态数据依次输入所述高 速译码器; 所述高速译码器计算所得的新的状态数据重新 排在队尾以待下一周期使用。采用上述技术特征与现有技术相 比有效地降低了电路规模, 而且工作效果与现有技术相同。 【专利类型】发明申请 【申请人】国家科学技术委员会高技术研究发展中心 【申请人类型】科研单位 【申请人地址】100862北京市海淀区复兴路乙15号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN98103481.0 【申请日】1998-08-05 【申请年份】1998 【公开公告号】CN1208286A 【公开公告日】1999-02-17 【公开公告年份】1999 【授权公告号】CN1099765C 【授权公告日】2003-01-22 【授权公告年份】2003.0 【IPC分类号】H03M7/00 【发明人】谢磊; 仇佩亮; 王匡 【主权项内容】1.一种环状结构的多路译码电路，具有一个高速译码器，其特征 在于还具有一个译码状态表，所述高速译码器和所述译码状态表构成一 个环状结构，其中的译码状态表包含了数个译码器的状态信息，编 码器的各译码器的状态数据依次在译码状态表中列队并被依次输入到所 述高速译码器中。 微信 【当前权利人】国家科学技术委员会高技术研究发展中心 【当前专利权人地址】北京市海淀区复兴路乙15号

未经允许不得转载：http://www.zhongzhencnc.com/1779769620.html