【摘要】 本发明公开了一种8位位宽和16位位宽内存芯片兼容的内存设备设计方法，主要包含以下几步：首先在原理图设计中，将内存控制器的64位位宽对应的8个数据组的信号线全部引出；对于一个通道位宽集合，内存设备使用4个16位位宽内存芯片的原理图封装；应用高低位数据组结合的连线方法，完成内存控制器及内存设备之间的原理图走线；在PCB设计中完成单个通道的4个内存芯片布局；完成内存芯片焊接；在BIOS设计中，完成内存控制器的内存通道的位宽配置。本发明实现了在内存控制器的内存通道同时支持32位和64位位宽应用的同时，在单个PCB设计中同时支持8位与16位位宽内存芯片的应用。 【专利类型】发明授权 【申请人】江苏中科梦兰电子科技有限公司 【申请人类型】企业 【申请人地址】215500 江苏省苏州市常熟市虞山镇梦兰村 【申请人地区】中国 【申请人城市】苏州市 【申请人区县】常熟市 【申请号】CN201210144452.8 【申请日】2012-05-11 【申请年份】2012 【公开公告号】CN102693337B 【公开公告日】2014-04-30 【公开公告年份】2014 【授权公告号】CN102693337B 【授权公告日】2014-04-30 【授权公告年份】2014.0 【IPC分类号】G06F17/50 【发明人】吴少刚; 张福新; 周国强; 邓铭; 张斌 【主权项内容】一种8位位宽和16位位宽内存芯片兼容的内存设备设计方法，其特征在于，包括如下步骤：步骤一：在原理图设计中，将内存控制器的64位位宽对应的8个数据组对应的信号线全部引出；步骤二：在原理图设计中，一个通道位宽集合，内存设备使用4个16位位宽内存芯片的原理图封装；步骤三：在原理图设计中，应用高低位数据组结合的连线方法，即每个内存芯片连接两个数据组，其中一个数据组内存通道的低32位，另外一个数据组内存通道的高32位，完成内存控制器及内存设备之间的原理图走线；步骤四：在印制电路板设计中，完成单个通道的4个内存芯片布局，根据原理图中导出的网表完成印制电路板走线设计；步骤五：进行内存芯片焊接，采用8位及16位焊接对齐方法，即根据内存芯片位宽及内存应用类型来决定内存芯片焊接的方法，具体步骤为：查看内存芯片的位宽，根据芯片位宽决定对齐方法：(1)若芯片位宽为16位，将内存芯片的引脚与印制电路板封装上的焊盘一一对齐焊接；(2)若芯片位宽为8位，则查看该内存控制器是DDR2还是DDR3：如果是DDR2应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的4行焊盘不焊接，再将剩余行的焊盘与内存芯片引脚对齐焊接；如果是DDR3应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的3行焊盘不焊接，再将剩余行焊盘与内存芯片引脚对齐焊接；步骤六：在BIOS开发设计中，完成内存控制器的内存通道的位宽配置。 【当前权利人】江苏航天龙梦信息技术有限公司 【当前专利权人地址】江苏省苏州市常熟市琴川街道梦兰村 【专利权人类型】有限责任公司 【统一社会信用代码】91320581759687282F 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】6

未经允许不得转载：http://www.zhongzhencnc.com/1790603056.html