【摘要】 本发明公开了一种内存设备的布线方法，具体步骤包括：将同一个数据组的各个信号线，在内存控制器与内存设备之间连通，走线从印制电路板的多个走线层同时走线；分别计算各个信号线的所有走线线段的延时；计算同一数据组内各个信号线的总延时TSUM；通过调节各个信号线的表层线长或内层线长，直至各个信号线的总延时的差值的绝对值控制在限制范围内。本发明内存设备的布线方法的优点在于在印制电路板设计中，不用受限于同一个数据组的信号线必须同层走线的限制。一方面可以提高印制电路板设计效率，另一方面，能够让内存控制器芯片与内存设备之间距离更近或者减少印制电路板的叠层数量，以节省印制电路板的制作成本。 【专利类型】发明授权 【申请人】江苏中科梦兰电子科技有限公司 【申请人类型】企业 【申请人地址】215500 江苏省苏州市常熟市虞山镇梦兰工业园 【申请人地区】中国 【申请人城市】苏州市 【申请人区县】常熟市 【申请号】CN201210147610.5 【申请日】2012-05-14 【申请年份】2012 【公开公告号】CN102693338B 【公开公告日】2014-04-23 【公开公告年份】2014 【授权公告号】CN102693338B 【授权公告日】2014-04-23 【授权公告年份】2014.0 【IPC分类号】G06F17/50 【发明人】吴少刚; 张福新; 周国强; 张斌; 徐锋; 崔太有 【主权项内容】1.一种内存设备的布线方法，其特征在于，具体步骤包括：(100)将同一个数据组的各个信号线，在内存控制器与内存设备之间连通，信号线从印制电路板的多个走线层同时走线；(200)分别计算各个信号线的所有走线线段的延时： Ti=TD*Li其中Ti为第i条走线线段的延时，TD为走线线段单位长度的延时，Li为第i条走线线段的长度；所述走线线段单位长度的延时TD的计算方法包括：(210)、判断该走线线段是内层走线还是外层走线；(220)、如果是内层走线，走线线段单位长度的延时TD计算方法为：其中为该走线线段的参考层的介电系数，C为光速；(230)、如果是外层走线，走线线段单位长度的延时TD计算方法为：其中为修正后的介电系数，C为光速；其中为该走线线段的参考层的介电系数， W为表层走线的线宽、t为表层铜厚、H为表层走线参考层厚度，其中F参数，取决于表层走线的线宽W与表层走线参考层厚度H的大小关系，当W/H>1时，F=0；当W/H<1时，；(300)计算同一数据组内各个信号线的总延时TSUM：TSUM==T1+T2+…….+TN假设信号线两个端点之间由N个走线线段组成；(400)通过调节各个信号线的表层线长或内层线长，直至各个信号线的总延时的差值的绝对值控制在限制范围内。 【当前权利人】江苏航天龙梦信息技术有限公司 【当前专利权人地址】江苏省苏州市常熟市琴川街道梦兰村 【专利权人类型】有限责任公司 【统一社会信用代码】91320581759687282F 【引证次数】4.0 【他引次数】4.0 【家族引证次数】4.0 【家族被引证次数】8

未经允许不得转载：http://www.zhongzhencnc.com/1790598845.html