【摘要】 本发明公开了一种数字可变增益放大器，利用MOS晶体管差分输入端开关控制网络与MOS晶体管二极管正/负反馈开关控制网络，改变等效输入跨导与电流镜的比例放大因子，从而实现数字可变增益放大功能，主要包括差分输入级跨导控制网络，MOS晶体管二级管正/负反馈控制网络，输出负载级三部分。本发明相对于传统数字可变增益放大器具有直流工作点稳定、芯片面积小、增益控制精度高、宽带大且相对恒定、增益控制方式灵活、思路新颖、电路结构简单等特点。 【专利类型】发明申请 【申请人】东南大学 【申请人类型】学校 【申请人地址】210096 江苏省南京市四牌楼2号 【申请人地区】中国 【申请人城市】南京市 【申请人区县】玄武区 【申请号】CN201010289321.X 【申请日】2010-09-20 【申请年份】2010 【公开公告号】CN101951236A 【公开公告日】2011-01-19 【公开公告年份】2011 【授权公告号】CN101951236B 【授权公告日】2013-05-01 【授权公告年份】2013.0 【IPC分类号】H03G3/20; H03F3/45 【发明人】吴建辉; 胡超; 陈超; 吉新村; 徐震; 竺磊; 徐毅; 杨世铎; 孙杰 【主权项内容】一种数字可变增益放大器，其特征在于：所述放大器包括差分输入级跨导控制网络、MOS晶体管二级管正/负反馈控制网络和输出负载级三部分：所述差分输入级跨导控制网络包括偏置电流源Iref，第一PMOS晶体管(MP1)、第二PMOS晶体管(MP2)、第三PMOS晶体管(MP3)、第四PMOS晶体管(MP4)、第五PMOS晶体管(MP5)、第六PMOS晶体管(MP6)、第七PMOS晶体管(MP7)和第八PMOS晶体管(MP8)；所述MOS晶体管二级管正/负反馈控制网络包括第一NMOS晶体管(MN1)、第二NMOS晶体管(MN2)、第三NMOS晶体管(MN3)、第四NMOS晶体管(MN4)、第五NMOS晶体管(MN5)和第六NMOS晶体管(MN6)；所述输出负载级包括第七NMOS晶体管(MN7)、第八NMOS晶体管(MN8)、第九NMOS晶体管(MN9)、第十NMOS晶体管(MN10)、第九PMOS晶体管(MP9)、第十PMOS晶体管(MP10)；所述差分输入级跨导控制网络中，偏置电流源Iref连接第一PMOS晶体管(MP1)的漏极和栅极，第一PMOS晶体管(MP1)和第二PMOS晶体管(MP2)的栅极相连接，第一PMOS晶体管(MP1)和第二PMOS晶体管(MP2)的源极接电源(VDD)；第三PMOS晶体管(MP3)、第五PMOS晶体管(MP5)和第七PMOS晶体管(MP7)的栅极接输入信号的正级(Vin+)，这三个PMOS管的源极接在一起，并与第二PMOS晶体管(MP2)的漏极相连，它们的衬底都与各自的源极相连；第四PMOS晶体管(MP4)、第六PMOS晶体管(MP6)和第八PMOS晶体管(MP8)的栅极接输入信号的负级(Vin‑)，这三个PMOS管的源极接在一起，并与第二PMOS晶体管(MP2)的漏极相连，它们的衬底都与各自的源极相连；第一NMOS晶体管(MN1)的栅极与漏极相连，形成二极管连接方式，其源极接地(GND)，漏极与第三PMOS晶体管(MP3)的漏极相连，同时漏极通过MOS开关a2+与第五PMOS晶体管(MP5)的漏极相连，通过MOS开关a2‑与第六PMOS晶体管(MP6)的漏极相连；第二NMOS晶体管(MN2)的栅极与漏极相连，形成二极管连接方式，源极接地(GND)，漏极与第四PMOS晶体管(MP4)的漏极相连，同时漏极通过MOS开关a2+与第六PMOS晶体管(MP6)的漏极相连，通过MOS开关a2‑与第五PMOS晶体管(MP5)的漏极相连；第三NMOS晶体管(MN3)的栅极与第一NMOS晶体管(MN1)的栅极相连，其漏极通过一个MOS开关a1+与第一NMOS晶体管(MN1)的栅极相连，其漏极通过另外一个开关a1‑与第二NMOS晶体管(MN2)的栅极相连；第四NMOS晶体管(MN4)的栅极与第二NMOS晶体管(MN2)的栅极相连，其漏极通过一个MOS开关a1+与第二NMOS晶体管(MN2)的栅极相连，其漏极通过另外一个开关a1‑与第一NMOS晶体管(MN1)的栅极相连；第五NMOS晶体管(MN5)的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第七PMOS晶体管(MP7)的漏极相连；第六NMOS晶体管(MN6)的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第八PMOS晶体管(MP8)的漏极相连；第七NMOS晶体管(MN7)的栅极与第一NMOS晶体管(MN1)的栅极相连，其漏极与第九NMOS晶体管(MN9)的源极相连；第八NMOS晶体管(MN8)的栅极与第二NMOS晶体管(MN2)的栅极相连，其漏极与第十NMOS晶体管(MN10)的源极相连；第九NMOS晶体管(MN9)的栅极接固定的偏置电压(Vb)，其漏极作为输出级正端(Vout+)与第九PMOS晶体管(MP9)的栅极相连；第十NMOS晶体管(MN10)的栅极接固定的偏置电压(Vb)，其漏极作为输出级负端(Vout‑)与第十PMOS晶体管(MP10)的栅极相连；第九PMOS晶体管(MP9)的栅极与其漏极相连，形成二极管负载连接；第十PMOS晶体管(MP10)的栅极与其漏极相连，形成二极管负载连接；十二个MOS开关都由MOS管构成。 【当前权利人】东南大学 【当前专利权人地址】江苏省南京市四牌楼2号 【统一社会信用代码】12100000466006770Q 【引证次数】2.0 【被引证次数】26 【自引次数】1.0 【他引次数】1.0 【被自引次数】5.0 【被他引次数】21.0 【家族引证次数】2.0 【家族被引证次数】26

未经允许不得转载：http://www.zhongzhencnc.com/1785519731.html