【摘要】 本发明公开一种可以通过计算机动态配置滤波参数的基于FPGA的有限冲激响应数字滤波器。本发明使用10位A/D转换器对信号进行模数转换，数字信号输入到FPGA器件中，在FPGA器件中进行FIR滤波，滤波后的数据通过USB2.0总线传输至上位机。另一方面上位机将计算得到的配置参数通过USB2.0总线下传至FPGA芯片，以实现不同窗口、不同截止频率的FIR滤波器。以FPGA为核心器件的下位机可以完成繁重的数据滤波工作，缓解了上位机的压力，能满足系统高速实时性的要求，又因为上位机可通过USB2.0总线对FPGA内运行程序的关键参数进行配置，所以也可以满足系统灵活性要求。 【专利类型】发明申请 【申请人】哈尔滨理工大学 【申请人类型】学校 【申请人地址】150040黑龙江省哈尔滨市香坊区三大动力路23号 【申请人地区】中国 【申请人城市】哈尔滨市 【申请人区县】香坊区 【申请号】CN200810064278.X 【申请日】2008-04-11 【申请年份】2008 【公开公告号】CN101257288A 【公开公告日】2008-09-03 【公开公告年份】2008 【授权公告号】CN101257288B 【授权公告日】2010-06-02 【授权公告年份】2010.0 【IPC分类号】H03H17/02 【发明人】赵洪; 刘艳; 于效宇; 丁倩; 岳振 【主权项内容】1、一种可配置参数的有限冲激响应数字滤波器，其特征在于：具有 A/D模块，FPGA模块，USB2.0模块和上位机模块；其中上位机模 块通过软件选择工作状态，控制FPGA内部的状态机单元进行状态跳 转；在滤波参数配置状态时，上位机模块将配置参数通过USB2.0模 块输入到参数FIFO单元中缓冲，参数配置单元从参数FIFO中取出 参数对线性相位FIR滤波器进行配置；在滤波处理状态，FPGA内部 的A/D控制单元输出波形控制A/D模块将模拟信号转换为数字信号； 数字信号通过FPGA内部的线性相位FIR滤波器单元输入到结果 FIFO单元缓冲之后在FIFO控制单元的控制下输出。 【当前权利人】哈尔滨理工大学 【当前专利权人地址】黑龙江省哈尔滨市香坊区三大动力路23号 【专利权人类型】公立 【统一社会信用代码】122300004240104488 【被引证次数】18 【被他引次数】18.0 【家族引证次数】3.0 【家族被引证次数】18

未经允许不得转载：http://www.zhongzhencnc.com/1780144218.html