【摘要】 一种制造隐匿于半导体基底的水平沟槽电容器 的方法，包括下列步骤：蚀刻多个沟槽；在沟槽形成第一介电 层；在沟槽中填入第一多晶硅层；在基底与第一多晶硅层上形 成第二介电层；限定该第二介电层；生长一外延硅层和非晶硅 层，形成一外延硅/非晶硅层；蚀刻出多个端点接触窗；在这 些端点接触窗的该外延硅/非晶硅层侧壁上形成一绝缘衬垫； 以及在这些端点接触窗填入一第二多晶硅层，以形成一正极接 触点。 【专利类型】发明申请 【申请人】世界先进积体电路股份有限公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN98108711.6 【申请日】1998-05-29 【申请年份】1998 【公开公告号】CN1237788A 【公开公告日】1999-12-08 【公开公告年份】1999 【授权公告号】CN1127135C 【授权公告日】2003-11-05 【授权公告年份】2003.0 【IPC分类号】H01L21/82; H01G4/00 【发明人】卢志远 【主权项内容】1．一种制造隐匿于半导体基底的水平沟槽电容器的方法，该方法包括下 列步骤： 在该基底中蚀刻出多个沟槽，以形成该水平沟槽电容器； 在该基底的这些沟槽形成一第一介电层； 在这些沟槽中填入一第一多晶硅层，以使该第一多晶硅层与该基底表面 共平面； 在该基底与该第一多晶硅层上形成一第二介电层； 限定该第二介电层，留下该第一多晶硅层上的该第二介电层； 在该硅基底上生长一外延硅层，使其侧面延伸至该第一多晶硅层上的该 第二介电层之上，且在同时使一非晶硅层生长于该第二介电层上，该非晶硅 层的顶端的表面积随着该外延硅生长的厚度增加而减小，以形成一外延硅/ 非晶硅层； 穿过该外延硅/非晶硅层以及该第二介电层至该沟槽上的该第一多晶硅 层，以蚀刻出多个端点接触窗； 在这些端点接触窗的该外延硅/非晶硅层侧壁上形成一绝缘衬垫；以及 在这些端点接触窗填入一第二多晶硅层，以形成一正极接触点，完成该 隐匿式水平沟槽电容器的一阵列。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市新竹科学工业园区力行六路八号 【引证次数】3.0 【被引证次数】5.0 【他引次数】3.0 【被他引次数】5.0 【家族引证次数】6.0 【家族被引证次数】5.0

未经允许不得转载：http://www.zhongzhencnc.com/1780002394.html